2009 Fiscal Year Annual Research Report
遅延故障テスト容易化スキャン設計に対するテストデータ量削減法の考案
| Project/Area Number |
21700053
|
|---|
| Research Institution | Chiba University |
|---|
Principal Investigator |
難波 一輝 Chiba University, 大学院・融合科学研究科, 助教 (60359594)
|
|---|
| Keywords | 計算機システム / システムオンチップ / ディペンダブル・コンピューティング |
|---|
| Research Abstract |
VLSI製造時に発生した故障を出荷前に製造テストによって検出することは重要なことである.特に,近年のVLSIでは信号伝搬遅延が許容範囲より長くなる遅延故障が多く発生することが知られており,遅延故障を対象としたテスト容易化技術が強く望まれている.本研究では,遅延故障テスト用スキャン設計である千葉大スキャン設計に対し,次の2アプローチからのテスト時間およびテストデータ量削減法を明らかにすることを研究目的とした.
1.テスト用出力ピン休止時間を利用するアプローチ
2.フリップフロップ(FF)の接続順を変更するアプローチ
このうち本年度の研究成果として,2.のアプローチからのテスト時間削減法を得,1件の国内口頭発表を行った.具体的に,以下のような成果を得た.千葉大スキャン設計においてはスキャンチェーン上の奇数番目のフリップフロップ(FF)と,偶数番目のFFに同時に遷移を与えることができない制約があり,FFの接続順序がテストデータ量に影響する.この点に注目し,良好なテストデータ量を与えるFFの接続順序決定法を提案した.この手法では山登り法などの探索法によりFF接続順序を得ている.テストデータ量の算出は時間がかかるため,探索のための評価値として用いることは現実的でない.そこで本手法では,テストパターンを2回生成することにより得られる,高速に算出でき,かつテストデータ量と相関の高い,新たな評価値を用いている.また評価実験より,提案手法を用いることにより,平均18.4%テストデータ量を削減できることを示した.
|
