処理速度の自由度を活かした非同期式回路の低消費エネルギー化に関する研究

2010 Fiscal Year Annual Research Report

• Project/Area Number: 21700062
• Research Institution: The University of Aizu
• Principal Investigator: 齋藤 寛 会津大学, コンピュータ理工学部, 准教授 (50361671)
• Keywords: 非同期式回路 / 低消費エネルギ / マイクロプロセッサ / 動作合成

Research Abstract

本研究では、処理速度の自由度を活かした束データ方式による非同期式回路の低消費エネルギー化を実現する。組み込みシステムにおける処理のほとんどは、プロセッサや専用回路で実行されるが、本研究では、束データ方式によるプロセッサや専用回路の両面で低消費エネルギー化を考慮する。束データ方式とは、非同期式回路の実装のひとつで、同期式回路と同じデータパス回路を専用の制御回路で制御する。レジスタへのデータの書き込みタイミングは遅延素子によって保証するため、レジスタ間のデータ処理時間は、クロックサイクルタイムのように一定ではなく、必要に応じた時間で動作する。そのため、ある時間制約を与えた時、同期式回路と比べ、演算の処理時間に自由度が生じる。この自由度を使って、低速で低消費電力な演算器を用いたり、供給電圧を低めに設定して、低消費エネルギー化を図る。
平成22年度の計画では、プロセッサに関しては束データ方式によるAVRプロセッサの性能と消費電力改善、専用回路に関しては動作合成を行うときに、各演算にどれくらい時間設定に関して自由度があるかを調査することを目的とした。
前年度までに設計した束データ方式によるAVRプロセッサはFPGAを対象としていた。今年度はまず、ASICを対象に再設計し、性能、面積、消費電力、消費エネルギーの再評価を行った。次に、データパスに最大パス遅延制約を設定した性能最適化、メモリロードにおける制御の分離による性能最適化、制御回路部品の共有による面積最適化を行った。動作合成に関しては、動作記述に対して事前に準備したリソースを割り当てることによって各演算の実行時間を定め、与えられた時間制約の下、各演算にどれくらい時間設定に関して自由度があるかを計算するプログラムを開発した。