大規模アナログ・ディジタル混載回路のキャリブレーション技術に関する研究

2009 Fiscal Year Annual Research Report

• Project/Area Number: 21760264
• Research Institution: Keio University
• Principal Investigator: 石黒 仁揮 Keio University, 理工学部, 准教授 (80433738)
• Keywords: アナログディジタル混載回路 / モニター回路 / キャリブレーション / サンプリング回路

Research Abstract

本研究では、大規模アナログ・ディジタル混載回路においてアナログ回路の特性を補償するための技術の開発を進めている。今年度は、アナログブロックの振幅・位相特性をモニターするための回路の仕様策定と、テストチップの設計および試作を行った。
MATLABを用いて、最終的なキャリブレーションシステム全体の検討およびシステムレベルでのシミュレーションを行い、モニター回路に要求されるダイナミックレンジ、位相精度の仕様を策定した。本研究で開発予定のモニター回路は、チップ内に多数埋め込んで使用する用途向けを想定している。従って、回路サイズが小さいことが非常に重要である。通常、位相特性をモニターするにはミキサー可路を用いて、信号を2つの直交信号に分離して行なうが、本研究では、サンプリング回路および位相補間器を時分割利用することで、面積を大幅に削減することに成功した。実際に回路およびレイアウト設計を行い、面積100um角以下のサイズで信号の振幅・位相をモニターできる回路を実現した。回路シミュレーションで測定周波数帯域が数MHz～2GHzの動作を確認した。また、本方式においてはサンプリング回路の周波数レンジおよびダイナミックレンジが重要となる。先行して設計、試作した、ダイナミックレンジを改善するためのクロックブートストラップ回路を搭載したテストチップを測定して、ダイナミックレンジが10dB以上改善できることを確認した。