2023 Fiscal Year Annual Research Report
Logic threshold voltage stabilization in silicon carbide integrated circuits within a wide temperature range
| Project/Area Number |
21K14209
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
金子 光顕 京都大学, 工学研究科, 助教 (60842896)
|
|---|
| Project Period (FY) |
2021-04-01 – 2024-03-31
|
| Keywords | 炭化ケイ素 / 電界効果トランジスタ / 論理回路 / 閾値電圧 / イオン注入 / 厳環境 / 接合型電界効果トランジスタ / 深いドナー |
|---|
| Outline of Annual Research Achievements |
高温・高圧・高放射線環境下などの厳環境で動作する集積回路は石油・ガスの掘削作業、惑星探索、エンジン燃焼室の燃費向上など様々な応用先が存在する。既存のシリコン（Si）集積回路では動作不可能であるため、ワイドギャップ半導体である炭化ケイ素（SiC）による集積回路の作製が期待されているが、Si集積回路の構成デバイスであるCMOSをSiCで作製すると、閾値電圧が大きく変動するなど実用化に大きな課題があるのが現状である。
本研究では、集積回路の構成デバイスとして接合型トランジスタ（JFET）を使用することでCMOSが抱える信頼性の問題を回避し、厳環境動作可能なSiC集積回路の開発を目指す。材料科学・電子デバイス工学的観点から室温-400℃の超広温域において論理閾値電圧の変動を抑えた相補型素子作製の基盤技術を開発することを目的としている。
昨年度、相補型JFET回路の論理閾値電圧変動抑制に有効と考えられるSiC中の深いドナーがS（硫黄）であることを同定した。本年度はSドープnチャネルJFETを用いた相補型JFET回路を作製し、実際に論理閾値電圧変動が抑制されるか検討を行った。相補型JFETの作製は高純度半絶縁性基板へイオン注入を行うことでn、p型領域を形成した。室温から200℃まで温度を変化させてSドープnチャネルJFETの特性を評価すると、pチャネルJFETと同様に相互コンダクタンスが上昇し、それぞれの温度依存性が均衡することができていることがわかった。実際に、相補型JFETインバータを作製し、電圧伝達特性の温度依存性を評価すると、論理閾値電圧が室温から200℃の範囲で0.06Vと非常に小さくなっていることがわかった。これは、従来のNドープnチャネルJFETを使用した場合に比べ半分以下の値であり、論理閾値電圧変動の抑制に成功したと言える。
|
