2011 Fiscal Year Annual Research Report
低電圧安定動作を実現する集積回路ハードウェア設計技術
| Project/Area Number |
22300016
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
小野寺 秀俊 京都大学, 情報研究科, 教授 (80160927)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
土谷 亮 京都大学, 情報学研究科, 助教 (20432411)
|
|---|
| Keywords | システムオンチップ / 低消費電力設計 / 製造容易化設計 |
|---|
| Research Abstract |
本研究では、集積回路の大幅な低消費電力化を可能とする電源の低電圧化を達成するため、0.7V程度の低電圧で安定に動作する集積回路の実現法を明らかにすることを目的としている。低電圧下で顕著に現れる特性ばらつき(チップ間ばらつきとチップ内ばらつきの両成分)の影響を回路技術と設計技術により等価的に抑圧し、低電圧において安定動作する集積回路ハードウェアの設計技術開発に取り組む。具体的には、(1)低電圧領域(moderate inversion領域)でのばらつきの正確な評価技術、(2)チップ間ばらつきと経年劣化のオンチップ診断と補正回路、(3)チップ内ばらつきへの耐性を高めた順序論理ゲート(LatchやFlip-Flop)設計技術を明らかにし、安定動作を保証するために必要な電圧マージンを削減する。
昨年度は、主に(1)と(3)の課題を中心に研究を実施した。本年度は、(1)と(3)の研究を更に深耕するとともに、課題(2)に注力して研究を実施した。その結果、チップ間ばらつきのオンチップ診断回路と、動作特性補正を行うための省面積低消費電力な基板電圧発生回路を開発した。また、チップ内ばらつき特性を正確に評価するための診断回路も開発した。チップ間ばらつきオンチップ診断回路は、リング発振回路に用いる要素反転論理ゲートの回路構造を工夫することによりプロセスパラメータに対する感度を高め、パラメータの変動量を精度良く観測することに成功した。基板電圧発生回路については、0.1平方ミリの領域を対象として、グランド電位以下から電源電圧以上までの広い範囲の基板電圧を、面積オーバヘッド2%以下の回路で発生できることを明らかにした。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
研究目的と研究計画に記載した研究課題は、(1)ばらつきの正確な評価技術、(2)ばらつきのオンチップ診断と補正回路、(3)チップ内ばらつき耐性を高めた順序論理ゲート、の3項目である。研究2年目が終了した段階で、各課題の要素技術を既に明らかにした。それぞれの目標の達成度は80%以上と考えている。
|
| Strategy for Future Research Activity |
現在までの所、研究は順調に進展している。0.7V動作を目標としていたが、より低電圧な0.6Vでの安定動作に目標を高めて更に研究加速を図る。本研究では、バルクCMOSプロセスを想定しているが、特性ばらつきが少ないと言われているSOIプロセスに適用することも視野に入れ、適用範囲の拡大を図る。
|
