2012 Fiscal Year Annual Research Report
不揮発性素子を用いたＰＶＴバラつきフリーＶＬＳＩシステムの基盤研究
| Project/Area Number |
22360137
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
羽生 貴弘 東北大学, 電気通信研究所, 教授 (40192702)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
夏井 雅典 東北大学, 電気通信研究所, 助教 (10402661)
|
|---|
| Project Period (FY) |
2010-04-01 – 2014-03-31
|
| Keywords | 回路設計技術 / 集積回路 / バラつき補正技術 / 新機能デバイス / 最適化技術 |
|---|
| Research Abstract |
（１）バラつき補正機能付き大規模回路の実装と評価：不揮発素子に基づくバラつき補正機能付き基本回路セルを用い，応用回路の設計を行った．具体的には，特にバラつきの影響が顕著となる回路例として電流モード論理回路，オペアンプを取り上げ，バラつき補正機能を付加することによって得られる改善の割合，あるいは回路本来の動作に与える影響に関して定性的・定量的な評価を行った．
（２）バラつき補正機能付き大規模回路のためのパラメータ探索アルゴリズムの実装と評価：対象とするバラつき補正機能付き回路が大規模化した際に必須となる，回路内可変抵抗素子のパラメータ最適化手法について基礎検討を行った．MTJ素子を2状態を取りうる1bit記憶と見なし，N個のMTJ素子の状態をNビットのビット列で表現した上で，これを遺伝的アルゴリズムの個体表現として用い，回路の入出力特性のみを元に最適なパラメータ集合を探索する最適化手法を提案した．本手法を用いてN=10程度の規模の回路を対象とした評価を行い，準最適なパラメータ集合を短時間で求めることができることを確認した．
（３）上記内容のさらなる発展の可能性として，３端子MTJ素子を用いることによる再構成可能LSIの高性能化，ならびに動きベクトル抽出用低消費電力画像処理ハードウェアへの応用の可能性について検討した．
（４）上記内容について，国内外の学会・研究会にて発表を行い，参加者との討論を通して今後の研究の方向性，ならびに最終年度における研究の取りまとめに関する知見を得た．
（５）チップ試作のための基礎検討：本技術の実証のためのチップ試作について検討を行った．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初の予定通り，提案手法に基づく応用回路，ならびに大規模回路向けパラメータ探索アルゴリズムの実装と評価を行うことができた．また，その結果については，基礎的な結果については学会等で報告済であるとともに，さらなる検討を重ねた上での論文化も既に検討を始めている．以上のことから，本研究計画は大きな遅延もなく順調に進展していると判断できる．
|
| Strategy for Future Research Activity |
本年度までの実績を元に，より柔軟なバラつき補正機能を実現するための回路構造の変更，ならびに本回路による大規模回路の構築を行い，提案技術の有効性について検証を行う．また，回路規模ならびに素子数がさらに増加した際に，提案する最適化アルゴリズムが現実的な時間内で最適化を行うことが可能かどうか，ならびに，もし困難である場合はどのようにアルゴリズムを高度化すべきかを検討する．以上2点の評価内容に基づき，本技術を元にチップの試作を行った際の具体的な効果について，総合的な評価を取りまとめる．
|
