2013 Fiscal Year Annual Research Report
不揮発性素子を用いたＰＶＴバラつきフリーＶＬＳＩシステムの基盤研究
| Project/Area Number |
22360137
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
羽生 貴弘 東北大学, 電気通信研究所, 教授 (40192702)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
夏井 雅典 東北大学, 電気通信研究所, 助教 (10402661)
|
|---|
| Project Period (FY) |
2010-04-01 – 2014-03-31
|
| Keywords | 回路設計技術 / 集積回路 / バラつき補正技術 / 新機能デバイス / 最適化技術 |
|---|
| Research Abstract |
・バラつき補正機能付き回路セルの高度化と大規模回路構造への応用
昨年度は，不揮発素子を組み込んだバラつき補正機能付き基本回路セルに基づく具体的な応用回路の検討を行い，動作検証および性能評価を通して提案技術の有効性を検証した．本年度は，昨年度の研究で得た知見を元に，実用化を念頭に置いた応用回路の更なる高度化を図った．具体的には，昨年度開発した電流モード論理回路，オペアンプ向け基本回路を元に，より柔軟なバラつき補正機能を実現するための回路構造の改善について検証を行った．これらの結果と昨年度までの結果を元に，提案するバラつき補正機能付き回路技術に対する総合的な評価を行った．
・バラつき補正機能付き大規模回路のためのパラメータ最適化アルゴリズムの高度化
昨年度実装した遺伝的アルゴリズムに基づくパラメータ最適化アルゴリズムについて，より小さな計算量で準最適なパラメータ集合の探索を可能にするためのさらなる高度化を検討した．昨年度はN=10～100程度のMTJ素子を有する回路を対象とした評価を行い，準最適なパラメータ集合を短時間で求めることができることを確認したが，本年度は回路規模ならびに素子数がさらに増加した際に，提案する最適化アルゴリズムが現実的な時間内で最適化を行うことが可能かどうか，ならびに，もし困難である場合はどのようにアルゴリズムを高度化すべきかを検討した．
・温度バラつき耐性を有する低電圧・高速動作論理ゲートの設計
微細プロセスにともなって問題となる温度バラつきに対する耐性を有しつつ，低電圧・高速動作が可能な論理ゲートの実現に向けた検討を行った．高速動作が可能であることで知られる差動型電流モード論理回路技術に，バルク・ドレイン接続型pMOS負荷，レプリカバイアス回路，クロスカップル型負荷といった回路技術を組み合わせることで，所望の論理ゲートが実現可能であることを確認した．
|
| Current Status of Research Progress |
Reason
25年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
25年度が最終年度であるため、記入しない。
|
