2011 Fiscal Year Annual Research Report
セルオートマトンアーキテクチャによる多重解像度・統合処理LSIの研究
| Project/Area Number |
22500115
|
|---|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
池辺 将之 北海道大学, 大学院・情報科学研究科, 准教授 (20374613)
|
|---|
| Keywords | セルオートマトン / トポロジー保存 / 画像処理 / フィルターサイズ / 局所演算 |
|---|
| Research Abstract |
【平成23年度】 多重解像度・セルオートマトン統合処理LSIの研究(システムLSI設計)
トポロジー制御は、高速画像処理システムとの相性が良い。そこで、上記アルゴリズムをHW化し、FPGA上での実装とLSl試作に向けたアーキテクチャを開発した。本研究では、多重解像度を制御するメモリ制御部と同時実装する。多重解像度を効率良く処理するためには、高解像度から低解像度へ任意のサイズのフィルタカーネルサイズを高速に処理する必要がある。そこで、メモリ部の制御方式として、数本の水平方向のラインバッファのみで、様々なカーネルサイズでのフィルタ演算・統計量抽出ができる構成を開発した。アーキテクチャは、ラインバッファ+テンポラリバッファ+バッファ制御部+演算部のシンプルな構成となる。周辺領域の影響度を演算する上で、3×3のサイズのみならず、128×128のサイズで演算しても、同一の速度で実現できることをC++による実装で確認した。
また、上記演算部では、セルオートマトン用の相互作用ルールが複数必要となるため制御が複雑になる。そこで、扱うルールのために必要な情報として、局所ヒストグラムを想定し処理高速化への影響を調べた。処理アーキテクチャは、カーネルサイズには依存しないが、ヒストグラムの階級数に処理速度が依存する(比例する)ことがわかった。高速かつできるだけヒストグラムの品質を高める手法として、画素値累積ヒストグラムを提案した。画素累積ヒストグラムは、階級内での度数だけでなく、累積画素値も格納する。メモリ量は2倍に増えるが、階級内における値の偏りを新たなパラメータとして取り出すことができる。次年度のアドホックネットワークのセルオートマトン適用向けた研究に対し、無線入力部に該当する回路の試作も行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
LSI化に向けたアーキテクチャとして2次元空間に対し、多重解像度を同一の処理速度できる構成を開発した。
C++によるアルゴリズム化されたアーキテクチャの実装により、ウィンドウサイズが異なる画像処理でも同一の処理速度となることを実証した。
|
| Strategy for Future Research Activity |
多重粒度のセルオートマトンに関し、生体模擬のアルゴリズム検討は既に進めている。無線通信システムに向けた実装の検討を行なっていく。
|
