2010 Fiscal Year Annual Research Report
スケーラブルな超高速回路シミュレーションアルゴリズムに関する研究
| Project/Area Number |
22700058
|
|---|
| Research Institution | University of Shizuoka |
|---|
Principal Investigator |
渡邉 貴之 静岡県立大学, 経営情報学部, 准教授 (90326124)
|
|---|
| Keywords | アルゴリズム / 計算機システム / シミュレーション工学 / ハイパフォーマンスコンピューティング / 半導体超微細化 |
|---|
| Research Abstract |
本研究では,トランジスタ等の非線形素子を多数含む回路を対象に,その過渡解析の高速化を目的として,これらの回路へのLeapfrog型アルゴリズムの適用を目指している.平成22年度においては,小規模なCMOS集積回路(0.18μmプロセス,2段CMOSインバータ)のレイアウトデータから得られたRC抽出後のネットリストをもとに,回路分割アルゴリズムを検討した.ネットリストの作成とRC抽出は,申請者が従来から登録しているVDEC(東京大学大規模集積システム設計教育研究センター)が配布するCADツールを利用して行った.平成22年度に検討を行った具体的な内容としては,回路中の配線のRC遅延が相対的に大きい箇所を分割点として選択し,RC配線として扱い得る最大のダミーインダクタンスを挿入した.このダミーインダクタンスを境に回路全体を複数の小規模な部分回路に分割し,部分回路間をブロック型のLeapfrog型アルゴリズムにより陽的に解く手法を提案した.結果として,従来型のSPICEシミュレータを用いた場合の解析結果と,本研究による解析結果はよく一致し,提案手法の精度的な正当性を検証することが出来た.一方で,解析時間については,対象とした回路がごく小規模であったことから,SPICEシミュレータを用いた場合との詳細な比較検討は行っていない.ただし,提案手法では回路分割によってシミュレーションの並列化が容易となったため、台数効果によって解析時間の短縮化が期待できる.
|
