2010 Fiscal Year Annual Research Report
メニーコア計算機プラットフォームのためのチップ内ネットワークの省電力化
| Project/Area Number |
22700061
|
|---|
| Research Institution | National Institute of Informatics |
|---|
Principal Investigator |
鯉渕 道紘 国立情報学研究所, アーキテクチャ科学研究系, 准教授 (40413926)
|
|---|
| Keywords | システムオンチップ / トポロジー / 計算機システム |
|---|
| Research Abstract |
本研究では,携帯端末,高性能計算,ゲーム機などのIT機器の基盤となっているメニーコアプロセッサ・シングルチップ計算機プラットフォームにおけるチップ内ネットワークの革新的な動的電力最適化技術を実現することを目的とする。
今年度は,要素の構成技術として,ルータアーキテクチャの改良を行った.チップ内ネットワークはパケットをパイプライン処理するルータを多数用いることで,高スケーラビリティ,高スループットを実現している.そこで,トラフィック負荷に応じて動作周波数とパイプライン構成を切り替えることが可能な省電力オンチップルータを提案、拡張した.各動作周波数におけるパイプラインステージあたりの処理量を大きくするために,低い動作周波数ではパイプライン段数を3段から2段、あるいは1段と浅くする.これを,単純なカスケーディングによるパイプラインステージの統合ではなく,各ステージ処理の並列性を最大限に利用する投機実行によって実現し,かつ最小限の遅延でパイプライン構造を再構成する技術を実現した.
さらに,バンド幅要求が低い並列アプリケーションにおいて1-サイクルでルータ内をパケット転送することでバッファリング回数を削減し,かつ,再構成技術により,パイプライン構造との動的な統合を1つのルータ上で実現した.以上より、動的電力最適化技術を実現するための要素技術について提案を行い、スループット、動作周波数に関する部分的な評価を行うことができた。
|
Research Products
(3 results)
