2022 Fiscal Year Research-status Report
A verification of One-dimensional degenerate model in Monte-Carlo simulation of SRAM
| Project/Area Number |
22K11963
|
|---|
| Research Institution | Osaka Institute of Technology |
|---|
Principal Investigator |
牧野 博之 大阪工業大学, 情報科学部, 教授 (50454038)
|
|---|
| Project Period (FY) |
2022-04-01 – 2025-03-31
|
| Keywords | SRAM / ばらつき / しきい値電圧 / モンテカルロシミュレーション / 一次元縮退モデル |
|---|
| Outline of Annual Research Achievements |
令和4年度は、第一段階としてSRAMの書き込み動作における一次元縮退モデルの妥当性の検証に注力した。一次元縮退モデルが成立する理由として、記憶回路を構成する6個のトランジスタのうちの特定のものが動作不良に対して支配的に効いていることが推測されるため、まず6個のトランジスタのしきい値電圧(Vth)を個別にばらつかせたモンテカルロシミュレーション(MC)を行った。その結果、支配的に効く2つのトランジスタを特定することができたが、いずれの不良率も6個のトランジスタをばらつかせた実際の不良率より小さく、個々のトランジスタのばらつきだけでは説明がつかないことが判明した。この結果に基づいて理論的考察を進め、上記二つのトランジスタのVthの相対的なずれが一定以上になった際に書き込み不良が起きることを突き止め、上記二つのVthの確率分布から、畳み込み積分によって不良率の分布を算出する式を導出した。この式は一次元のガウス分布となっており、一次元縮退モデルが成立することが示されたが、式から算出される不良率は6個のトランジスタをすべてばらつかせた場合の不良率よりも大きく、式の精度が不十分であることが分かった。そこで、さらなる高精度化の検討を行い、この誤差が二つのトランジスタの不良に対する動作限界の違いに起因することを突き止め、動作限界をそろえる一種の正規化を行うことで、新たな不良率の分布式を導出した。この式は、分布が一次元であることを示すとともに、6個のトランジスタをすべてばらつかせた実際の不良率とよく一致することが確かめられ、目標としていた一次元縮退モデルの妥当性が示された。本研究成果は、2022年度電気関係学会関西連合大会において発表した。
なお、研究に当たっては回路シミュレータとしてHSPICE(Synopsys社製)を導入することにより、高精度の回路シミュレーションを実施した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
令和4年度は、極めて多数回のモンテカルロシミュレーションを実施するとともに、理論的考察を行うことにより、SRAMの書き込み動作における不良率の分布式を導出することに成功した。これによって、一次元縮退モデルが成立する理由を明らかにすることができ、またこの式が十分な精度で不良率を与えることが確かめられた。これは当初予定していた通りの成果であり、研究は問題なく進捗していると考えられる。次の段階として、SRAMのデータ保持不良および読み出し不良に関しても同様に一次元縮退モデルの妥当性を示す必要があるが、これらは書き込み不良よりも複雑なメカニズムによる不良であり、困難が伴うことが予想される。しかし、今回書き込み不良に関して行った考察やシミュレーション結果が十分に活用可能であり、次年度に向けての研究準備もある程度できたと考えられる。
以上の観点から、順調に研究が進捗していると考えられる。
|
| Strategy for Future Research Activity |
令和5年度は、第二段階として令和4年度で確立した手法を、SRAMのデータ保持動作および読み出し動作に展開し、それぞれの動作において、一次元縮退モデルの妥当性を明らかにするための研究を行う。まず、トランジスタを個別にばらつかせたMCにより、動作限界に支配的に効くトランジスタを明らかにする。さらに、支配的に効くトランジスタのVthの確率分布がどのように不良に対して作用するのか、そのメカニズムを考察することによって、不良率の分布式の導出を行う。ただし、書き込み不良はメモリセルのデータが書き変わりにくいときに起きていたのに対して、データ保持不良や読み出し不良はデータが不安定で書き変わりやすいときに起きるもので、書き込み動作とは全く異なるメカニズムで発生するものであり、前年度とは異なる新たな考察が必要である。これらを考慮することによって導出した確率分布の式が一次元の確率分布になっているかを見極めることにより、一次元縮退モデルの妥当性を検証する。また、得られた式から算出された不良率と、すべてのVthをばらつかせた実際の不良率とを比較することによって、式の精度を検証する。
なお、検証に当たっては、先行研究(科研費No.18K11229)から、データ保持動作における不良と読み出し動作における不良では、データ保持動作における不良数が支配的であることが分かっているため、まずデータ保持動作における確率分布式の導出に注力する予定である。
また、研究に当たっては、前年度に引き続き回路シミュレータとしてHSPICE(Synopsys社製)を導入することにより、高精度の回路シミュレーションを実施する。
|
| Causes of Carryover |
学会がオンライン開催となったことで旅費が発生しなかったこと、および導入したパソコンの値引きがあり、合計47,500円の残額が発生した。この残額は、次年度の物品費として使用する予定である。
|
