2022 Fiscal Year Research-status Report

Frequency Synthesizer for Advanced Wireless Systems: Challenge of Frequency Synthesis by New Principle Analog Sine Function Circuit

Research Project

Project/Area Number	22K18815
Research Institution	Ritsumeikan University
Principal Investigator	野坂秀之立命館大学, 理工学部, 教授 (60524121)
Project Period (FY)	2022-06-30 – 2025-03-31
Keywords	周波数シンセサイザ / DDS / アナログ / スプリアス / 正弦関数
Outline of Annual Research Achievements	ダイレクトデジタルシンセサイザ（DDS）において、位相情報を振幅情報に変換するリードオンリーメモリ（ROM）の機能を新原理に基づくアナログ技術で代替する新回路を提案した。具体的には、差動増幅器の透過特性がtanh関数に近似できることを利用し、ランプ波電圧を入力して、360度に相当する擬似正弦電圧を生成・出力する新回路を提案した。従来、差動増幅器により180度に相当する擬似正弦電圧を生成する回路は報告されていたが、本回路は360度に相当する擬似正弦電圧の生成が可能であるため、デジタル演算による補数発生回路が不要になり、DDSを大幅に低消費電力化できる。個別部品の組み合わせにより提案するDDS回路の原理確認ボードを実現し、DDS動作を実証した。原理確認ボードでは、アキュムレータ出力のスプリアスレベルが-2.8dBであったのに対して、DDS出力のスプリアスレベルを概ね-50dB程度まで低く抑えることができ、新原理に基づくアナログ技術の基本動作を検証することができた。今回、スプリアスレベルを-50dB程度に低減できたことは、擬似正弦関数回路の精度が十分に高いことを意味する。さらに、予備実験では、基準電圧発生回路を信号発生用DACのレプリカ回路で生成する回路構成とした。この工夫により、プロセス・電源電圧・環境温度（PVT）が変動した場合に信号と基準電圧が同方向に変動し、これらの変動が後段の差動増幅回路で相殺することになる。従って、PVT変動を補償する回路技術についても本予備実験にて実証できた。
Current Status of Research Progress	Current Status of Research Progress 2: Research has progressed on the whole more than it was originally planned. Reason 計画通り、正弦関数回路のトランジスタレベルの具体化を行い、個別部品による動作検証ボードを作成し、動作原理を実証した。また、計画通り、PVT変動を相殺する補償技術の確立まで進捗した。
Strategy for Future Research Activity	2023年度以降は、2022年度に具体化した回路を集積化する。回路試作はアカデミック向けシャトルサービスを利用することを想定する。回路設計と集積回路試作を行い、数値目標の実証により新原理に基づく高速周波数切換可能な周波数シンセサイザ技術の確立を行う。以上により、本研究課題が、超柔軟な無線リンクを実現できることを明らかにする。
Causes of Carryover	2022年度に当初予定していたパッケージ設計委託外注費用について、学内にてパッケージ設計を行うことで費用の支出を抑えた。当該予算については、2023年度以降に計画しているIC試作外注費用等に有効活用する計画である。