2022 Fiscal Year Research-status Report

Ultra-small sparse matrix serial computation mechanism with memory transpose

Research Project

Project/Area Number	22K19775
Research Institution	Nara Institute of Science and Technology
Principal Investigator	中島康彦奈良先端科学技術大学院大学, 先端科学技術研究科, 教授 (00314170)
Co-Investigator(Kenkyū-buntansha)	ZHANG Renyuan 奈良先端科学技術大学院大学, 先端科学技術研究科, 准教授 (00709131) KAN YIRONG 奈良先端科学技術大学院大学, 先端科学技術研究科, 助教 (50963732)
Project Period (FY)	2022-06-30 – 2024-03-31
Keywords	シリアル演算機構
Outline of Annual Research Achievements	当初目的は「安定性と拡張性に優れたデジタル回路を利用しつつ、１つのビットラインに１組のデータを記憶させる手法を軸に、アドレス情報を付加した離散行列間の近似演算を高効率に実行する最適なアーキテクチャを探索し、キャッシュメモリに依存しない未踏の主記憶転置型・超小型離散行列シリアル演算機構を実現すること」であった。また、研究内容は「【１】データ表現方法：ビットシリアル表現は、演算時間が長くなる欠点があるものの、主記憶遅延に比べれば問題にならない。後述する主記憶利用方法と組み合わせて、膨大な数のデータを一度に参照できる利点を生かす。【２】主記憶利用方法：本研究では、１つのデータを同一ワード線ではなく、同一ビット線上に格納することで、一度に参照可能なデータ数をビット線と同数に増やす。また、ビットシリアル表現全体の参照に複数ワード線を連続使用し、ビットシリアル長を可変とするとともに、演算器インタフェースからパラレル－シリアル変換を削除する。非ゼロ要素のみを格納すればよく、ポインタを辿る操作も不要であるため、主記憶の容量とスループットを最大限利用できる。【３】近似計算方法：ビットシリアル表現に対する乗除算は、単純なクロックゲーティングにより、前述のBの位置を前後に移動させる近似計算とすることで超軽量化し、加算には、多入力ビットシリアル加算器を用いることで厳密計算の維持と軽量・高速化を図る。」であった。以上の計画に対し、主記憶構造自体は改変せず、確率的再構成可能デジタルアクセラレータ Multi-grained Reconfigurable Array（MGRA）別名DiaNet4を従来型メモリに接続することで、同等機能実現の目途が立った。離散行列を圧縮した入力データをDiaNet4の各PEに流し込み、被乗数は各PEのレジスタに保存し、2分木構造で大規模積和演算を行う方式に変更した。
Current Status of Research Progress	Current Status of Research Progress 2: Research has progressed on the whole more than it was originally planned. Reason すでに国際会議にて1件を発表し、現在、2件を投稿中である。
Strategy for Future Research Activity	主記憶構造自体は改変せずに、一般的な確率的再構成可能デジタルアクセラレータ Multi-grained Reconfigurable Array（MGRA）別名DiaNet4を従来型メモリに接続することで、同等機能の実現を目指す。離散行列を圧縮した入力データをDiaNet4の各PEに流し込み、重みにも相当する被乗数は各PEのレジスタに保存し、2分木構造で大規模積和演算を行う方式に変更した。以上の計画に基づき、試作LSI開発＋評価を行う。アプリケーションには、MRI点群処理システム（uNET）を選択する。
Causes of Carryover	試作LSIの設計に時間を要しており、次年度にまとめて2件のLSI試作費用として使用する。