2011 Fiscal Year Annual Research Report
時空間タイリングによる高性能シミュレーションコードの生成
| Project/Area Number |
23300006
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
中島 浩 京都大学, 学術情報メディアセンター, 教授 (10243057)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
岩下 武史 京都大学, 学術情報メディアセンター, 准教授 (30324685)
|
|---|
| Keywords | 並列処理・分散処理 / ハイパフォーマンスコンピューティング / タイリング / コード生成 / コード変換 |
|---|
| Research Abstract |
本研究で対象とするアプリケーションコードであるPIC法、LBM、線形ソルバーの各々について、時空間タイリングを適用する具体的な適用メカニズムを検討し、主にハンドコーディングによるプロトタイプコードを作成してその性能評価を実施した。
(1)PIC法:PIC法での空間タイル中の粒子とタイル間移動の管理のため、ボクセルごとに粒子を管理する機構を設計し、我々の並列PIC法ライブラリOhHelpに実装した。また基本的タイリング手法であるループ融合の性能評価を行い、15%程度の性能向上が得られることを確認したが、ループボディが複雑化してコンパイラによる最適化効果が得られにくいことも明らかになり、ループごとあるいはループ分割したものへタイリングを適用することの必要性が見出された。
(2)LBM:LBMの格子点状態変数の依存関係と、物質形状に応じて必要な計算のみを行う最適化を考慮した非定型の空間ループに対応したタイリング方式を設計した。またコードの部分的な性能評価を行い、2倍程度の性能向上が得られる見通しを得た。
(3)線形ソルバー:ボアソン方程式の差分解析から生じる連立一次方程式の求解のに用いる幾何的マルチグリッド法に対し、ブロック化赤黒順序付け法を適用することで複数の異なる処理を行う空間ループをタイル化し、さらにスムージング処理を複数回連続して実施する時間ループのタイリングも実施した。性能評価の結果、時間タイリングのステップ数を適切に調整することで、16スレッド実行で1.64倍の性能向上が得られることが明らかになった。
この他、比較的単純な構造を持つFDTD法のタイリングとその精密な性能評価を実施した結果、時空間タイルの大きさだけでなく形状が性能に強く影響することを明らかにした。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
各アプリケーションのタイリング方式の設計は予定通り進捗し、それぞれについて概ね期待通りの性能が得られることが明らかになった。しかしPIC法の評価の結果、ループ融合による参照局所性向上が、ループボディ複雑化による負の効果と相殺する可能性が見出され、ループ分割等の新たな技法の開発が必要となった。
|
| Strategy for Future Research Activity |
研究計画に基づき、各アプリケーションに対してタイリング対象のコード断片、大域情報、タイリング技法に分割したコード設計を行う。コード断片と大域情報の記述には、局所視点プログラミングに適した言語Physisに所要の拡張を施したものを用いる。
またタイリング技法について、上記のループ分割の適用を含めた、新たな方式を検討・設計する。さらにFDTDを対象としたタイル形状の最適化や、幾何マルチグリッドを対象とした時間ループステップの最適化について、オフライン自動チューニング手法を開発する。
|
