2013 Fiscal Year Annual Research Report
ディペンダビリティを備えた高性能ＦＰＧＡアーキテクチャに関する研究
| Project/Area Number |
23300017
|
|---|
| Research Institution | Kumamoto University |
|---|
Principal Investigator |
飯田 全広 熊本大学, 自然科学研究科, 准教授 (70363512)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
末吉 敏則 熊本大学, 自然科学研究科, 教授 (00117136)
尼崎 太樹 熊本大学, 自然科学研究科, 助教 (50467974)
|
|---|
| Project Period (FY) |
2011-04-01 – 2014-03-31
|
| Keywords | ディペンダブル・コンピュ ーティング / 電子デバイス・機器 / FPGA / リコンフィギャラブルシステム / ハードエラー検出．回避 / LSI試作 |
|---|
| Research Abstract |
ディペンダビリティを備えた高性能FPGAアーキテクチャに関する研究に関し，本年度における成果についてまとめる．
本年度は，昨年度までに基礎検討を行った故障耐性をもつプログラマブルロジックの試作・評価を行った．また，論理セルCOGREよりもより汎用性を備えた少構成メモリ論理セルSLMアーキテクチャに関する研究を行った．
１．ハードエラー/ソフトエラー耐性をもつFPGA TEGの試作および評価
本年度は故障耐性をもつFPGA-IPコアTEGチップ試作および評価を行った．本TEGでは以下の2種類の回路を搭載している：（1）ソフトエラー耐性評価用EDAC（Error Detection And Correction）回路，（2）ハードエラー耐性評価用FPGA（アレイサイズ20x20）．これらはCMOS 65nmプロセスを用いて3.4mm□チップ，QFP208ピンパッケージにて設計を行った．12月にテープアウトを行い，完成した試作チップは評価ボードにて仕様通り動作することを確認した．
２．小構成メモリ論理セルSLMの研究
現在，FPGA（Field Programmable Gate Array）の論理セルとしてLUT（Look-Up Table）が広く用いられている．LUT は入力数に応じて任意の論理を実装することが可能であるが，その反面多くの回路資源が必要であり面積が大きい．本研究では，出現頻度の高い論理に対し，シャノン展開を行った際の部分関数間の特徴を利用したSLM（Scalablity Logic Module）アーキテクチャを提案し，既存のLUT との比較を行った．
|
| Current Status of Research Progress |
Reason
25年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
25年度が最終年度であるため、記入しない。
|
