2011 Fiscal Year Annual Research Report
小さい面積・性能オーバーヘッドで故障を回避する論理回路レベルの設計技術の確立
| Project/Area Number |
23300019
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Research Institution | Ritsumeikan University |
|---|
Principal Investigator |
山下 茂 立命館大学, 情報理工学部, 教授 (30362833)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
冨山 宏之 立命館大学, 理工学部, 教授 (80362292)
吉田 浩章 東京大学, 大規模集積システム設計教育研究センタ, 助教 (10456163)
|
|---|
| Keywords | PPC / 製造時故障 / 仕様変更 |
|---|
| Research Abstract |
1.PPCによる回路は、故障やデザインエラーおよびEngineering Change Orders(ECO)に対応可能な場合があることが期待できるが、具体的な対応方法は知られていなかった。そこで、具体的にどのようにそれらのエラーや故障を修正するようにPPCの内部論理を変更すれば良いかを、QBF(Quantified Boolean Formula)により定式化して厳密に求める手法を開発した。その手法により、あるPPCがどの程度のエラーや故障に対応可能であるのかを定量的に見積もることも可能となった。
2.演算器をPPCで設計した場合、ある種の故障に対してある種の入力ならば正しく動作するように内部論理を変更可能なことがある。同じ論理の演算器でもPPCの作り方により、故障が起きたときでも正しく動作する入力集合が変わる。そのことを考慮に入れて、製造時故障に対する歩留まりを高くするように、各演算にどの演算器を割り当てるべきかをILPにより定式化して求める手法を開発した。
3.PPCを用いても、必ずしも全ての故障に対応可能でない場合も多いが、故障となる入力集合を減らすことは可能である。これを利用して最小限の連想メモリとPPCで製造時故障に対応する枠組みを考案した。また、故障となる入力集合を小さくするようにPPCの内部論理を変更する手法を考案した。
4.アーキテクチャレベルでPPCのように仕様変更に対応できるように、小規模の機能修正を対象に、制御回路の大部分を結線論理で実現した上で部分的にパッチを当てることで制御を修正するパッチ可能アクセラレータを提案した。また、修正前後の設計記述からパッチをコンパイルする手法を提案した。例題を用いた評価結果を通じて提案方式が電力効率の面で従来方式よりも優位であることを示した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
前項3.の項目でのプログラム開発が予定よりも少し遅れているが、その他の部分は予定通りである。また、予定にはなかった前項4.の項目の研究が進展しているため、全体としては順調であると考えている。
|
| Strategy for Future Research Activity |
前項3.の項目でのプログラム開発が予定よりも遅れているため、まずこの開発を急ぎ、基本的アルゴリズムのベンチマーク評価を行いたい。また、前項4.の項目の研究で用いる回路にPPCを用いることによりさらに新たな研究テーマが創出できないかを検討したい。
|
