2012 Fiscal Year Annual Research Report
小さい面積・性能オーバーヘッドで故障を回避する論理回路レベルの設計技術の確立
| Project/Area Number |
23300019
|
|---|
| Research Institution | Ritsumeikan University |
|---|
Principal Investigator |
山下 茂 立命館大学, 情報理工学部, 教授 (30362833)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
冨山 宏之 立命館大学, 理工学部, 教授 (80362292)
|
|---|
| Project Period (FY) |
2011-04-01 – 2015-03-31
|
| Keywords | PPC / 故障 / 仕様変更 / 高位合成 / フィルムコンピュータ / バイオチップ |
|---|
| Research Abstract |
今年度は、PPCの応用例として、本来歩留まりを向上させるために考案されたPPCを機能変更に利用する手法について研究を行った。具体的には、回路製造後の機能変更を実現するために、PPCとContent Addressable Memory（CAM）を用いた新しいフレームワークを提案した。CAMを用いることでPPCだけでは修正不可能な入力にも対応することが可能となる。提案フレームワークを実現するために、Desired Function Condition (DFC) と呼ばれる論理関数の自由度を表現する手法を新たに提案した。DFCはSets of Pairs of Functions to be Distinguished（SPFD）と呼ばれる論理関数の自由度を表現する手法を機能変更要求にも対応出来るように拡張したものである。また既存のSPFDの計算手法では、DFCを上手く計算することが出来ないため、既存のSPFDの計算手法とはまったく異なるDFCの計算手法についても提案した。提案計算手法を用いることで、PPCで修正不可能な入力パターンを効果的に削減することができる場合があることが分かった。PPCを用いた演算回路を用いた高位合成も将来的に必要なため、高位合成の各種の手法を研究しているが，それに関しても制御回路部分の機能を変更する場合に用いるパッチャブルメモリを最適化する手法や、クロック周波数向上のための動作合成におけるコントローラ設計手法などを新たに開発した。さらに、故障が多いと考えられる次世代のバイオチップの設計も検討しているが、実行時間を厳密に最小化可能な高位合成手法などを開発した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
今後LSIの微細化に伴いハードウェアの故障率がますます増加すると懸念されている。そのため、一部が故障しても問題なく使用できるように耐故障を考慮したハードウェア設計が強く求められている。論理設計のレベルでの耐故障を考慮した設計法として、回路の多重化や、機能を書き換え可能なLSIを利用する方法が考えられているが、いずれもオーバーヘッドが大きくあまり実用化されていない。そこで、本研究では、冗長な結線のみを付け加えることにより極端に小さいオーバーヘッドでもある程度の故障に対応可能な回路をまず設計し、その回路では修正できない故障を、「小さな付加回路を利用してさらに修正」または「演算器に一部の故障があってもうまく利用する高位合成技術で対応する」などにより全体として非常に小さいオーバーヘッドで実現する画期的な理論を構築することを目指している。今年度は、このPPCの回路モデルで仕様変更を行う手法に関して知見を得られた。ただ、この2年間のPPCに関する研究で、PPCによる回路冗長化には当初の予想以上にオーバーヘッドがかかることが分かった。今後は、これに対応して新たな多重化手法を考えないといけないと考えている．そのため，研究に幅を広げるために、当初考えていた通常のLSIの耐故障だけにこだわらずに、耐故障が必要な分野に関して研究を展開することにした。具体的には、バイオチップ、 フィルムコンピューターなどの極端に故障率の高いシステム向けの回路構成方法に関して、効率的な研究も考え、それらについても新たな研究テーマを創出して着実に研究を進めている．以上をまとめると、当初の構想の研究については一部否定的な知見も得られたが、新しい研究テーマも創出して、新たな研究展開ができているため、全体としては順調と考えている。
|
| Strategy for Future Research Activity |
今年度は、今まで蓄積してきたPPCの知見をまとめて、PPCを用いた回路冗長化手法および機能変更手法に関する設計システムの構築を目指す。さらに、前項目で述べたように、PPCだけにこだわっていては耐故障を考えた回路設計に関する研究が進展しないと考えられるため、現在研究を進めている、（１）故障率を考慮した高位合成手法、（２）故障率が高いフィルムコンピュータの設計手法、（３）故障率が高いバイオチップの設計手法、（４）故障を考慮した回路の多重化手法、などの研究をそれぞれ進める。また、共同研究者および協力研究者と定期的に研究ミーティングを行い、上記以外の新しい研究テーマの創出も目指す。
|
