2012 Fiscal Year Research-status Report
１００億トランジスタ規模集積回路のチップレベルタイミング解析技術に関する研究
| Project/Area Number |
23500071
|
|---|
| Research Institution | Ritsumeikan University |
|---|
Principal Investigator |
福井 正博 立命館大学, 理工学部, 教授 (50367992)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
築山 修治 中央大学, 理工学部, 教授 (90142314)
|
|---|
| Keywords | タイミング解析 / 信頼性見える化 / 経年劣化 / NBTI / GPGPU |
|---|
| Research Abstract |
本年度は，チップレベルでのタイミング解析システムの動作確認を目指して，次の研究を行った．(A) 機能ブロックの消費電力と，パワーゲーティングによるラッシュカレントの抽象化に関してユーザインタフェースやデータベースを含めたシステム化を進める，(B) トランジスタの発熱，ラッシュカレントによって発生する電源配線のＩＲドロップに関してブロックレベルでの高速統計的解析技術の解明を行う，(C) NBTI などの経年劣化に伴う論理ゲートの遅延ばらつきと製造ばらつきに起因する遅延ばらつきを統一的に取り扱うことができる遅延モデルと，同モデルに基づいた統計的静的遅延解析手法に関して，詳細な性能評価を行う．これらに関する成果と現状は以下の通りである．
(A) に対しては，グラフィックシステムを用い信頼性ホットスポットの見える化システムを構築した．次年度は, GPUでの見える化システムの完成を目指す．
(B) に対しては，GPUを用いた回路シミュレーションに関して、従来に比べて高精度なバックワードオイラー法による解析方法を改良し，高精度化を実現した．また、ＶＬＳＩの熱解析システムの基本設計を行った．次年度は，ＧＰＵを用いた熱解析システムの完成、および、熱依存ブロックレベル高速統計的解析技術を解明する．
(C) に対しては，トランジスタの経年劣化を考慮した論理ゲートのモデルを確立し，統計的静的遅延解析手法に取り入れるためのアルゴリズムを設計した．提案手法は，経年劣化による遅延ばらつきを製造ばらつきとは異なる方法で取り扱っており，論理ゲート単体での調査では，有効性が確認された．また，チップレベルでのタイミング解析システムのデータ構造の修正を終了した．さらに，システム評価の為に，モンテカルロシミュレーションを用いた統計的静的遅延解析手法のGPGPU実装に関しては概略設計が終了している．
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
(A)（B）に関して，システム化がやや遅れている．(C) に関しても，バグ取りやプログラムの検証に遅れが生じている．
|
| Strategy for Future Research Activity |
上記課題(A) では，トランジスタによる発熱やＮＴＢＩによるトランジスタ劣化に関する抽象化モデルの開発をおこない，これらを元の回路の約1 万～10 万分の１程度の要素数で解析できるような抽象化手法を解明し、システム化を進める．いずれも，各トランジスタのスイッチング回数を統計的に求める手段を用い，解析を行う．申請者（福井）の研究室が主に担当する．
課題(B) では，統計的タイミングの高速シミュレータの開発および信頼性の見える化を行う．申請者（福井）のGPUを用いたシミュレーション高速化の実績と、申請者（築山）の統計的静的タイミング解析システム構築の実績を生かし，互いに協力する形で進める．また，並列処理のみでなく，より抽象化されたブロックレベルでの統計的静的タイミング解析の解明をおこなう．
課題(C)では，トランジスタの経年劣化を，研究課題(A)の回路の抽象化と連携させ，より抽象度の高いブロックレベルで高速に処理できる統計的タイミング解析手法を確立する．研究課題(B)と同様，両研究室が協力してこれにあたる．さらに，プラグラム化を完成させ，モンテカルロシミュレーションとの比較による検証を行う．
|
| Expenditure Plans for the Next FY Research Funding |
当初計画通り，研究成果の発表のための海外出張旅費、実験に必要な消耗品などに使用する．
|
