2012 Fiscal Year Research-status Report
ＨＰＣ向けアクセラレータアーキテクチャ自動生成・最適化フレームワークの研究
| Project/Area Number |
23650021
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
佐野 健太郎 東北大学, 大学院・情報科学研究科, 准教授 (00323048)
|
|---|
| Keywords | アーキテクチャ記述言語 / 高性能計算 / アクセラレータ / リコンフィギャラブル / 高位合成 |
|---|
| Research Abstract |
当該年度では、前年度検討を行った差分法およびセルオートマトンベースの計算アルゴリズムドメイン（AD）のアプリケーションの一つとして、格子ボルツマン法（LBM）に基づく数値流体力学計算を行うアクセラレータの設計と、実装による性能評価を行った。また、設計および実装に関して、ストリームベースのアクセラレータを組み上げるのに必要な各種機能モジュールを作成すると共に、数式から計算モジュールを生成するためのツールチェーンについて調査と実装を行った。
LBMアクセラレータは、前年度提案および評価を行ったスケーラブルストリーミングアレイアーキテクチャに基づくものであるが、その単位計算は前年度に実装したヤコビ法計算よりも複雑となる。LBM計算における時間と空間のそれぞれに対し並列計算が可能で、かつ異なる半導体デバイスに跨って実装しても計算性能が向上可能な、アレイ型のLBM計算機を設計した。また、性能モデルを導出し、提案するアクセラレータが強スケーリングの場合でもデバイス数に比例して性能を向上できることを明らかにした。
次に、LBMアクセラレータの計算コア部を半自動生成可能とする、ツールチェーンの開発を行った。フランスのINRIAで開発されている浮動小数点計算データパス生成ツール「FloPoCo」をベースとし、バックプレッシャ機能を持つ標準バス規格の入出力を持つモジュールを生成するためのスクリプトを開発した。また、例えば幅変換モジュールや可変長のマルチタップFIFOモジュールといった、アクセラレータを構築する上で必要となる計算コア以外のモジュールを実装し、これらを組み合わせてLBMアクセラレータシステムを構築した。
最後に、計算問題のAD横断簡易記述言語の設計に向けて、セルオートマトンベースのAD内の様々な計算を高速化するアクセラレータについて、その抽象化とアーキテクチャモデル検討を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
対象としている1つのアルゴリズムドメインについてではあるが、実際の計算アプリケーションを高速化するアーキテクチャを提案・設計し、実装によりその有効性を評価することができている。特に、セルオートマトンのアルゴリズムドメインに属す格子ボルツマン法に基づく数値流体計算を対象とし、その並列ストリーム計算について性能モデルによる解析や試作実装により理論的かつ実践的な評価を行い、実際の数値計算を正しくかつ高速に行うことができることを明らかにしている。
ＡＤ横断簡易記述言語自体の設計はまだ未着手ではあるが、次年度に向け、セルオートマトンベースの計算アクセラレータアーキテクチャの抽象化を行い、そのアーキテクチャモデルについて検討を進めている。計算コアの自動生成ツールチェーンと併せて、ＨＰＣ向けアクセラレータアーキテクチャの自動生成・最適化のためのフレームワークを構築するための基盤を整えているところである。
|
| Strategy for Future Research Activity |
次年度は、差分計算やセルオートマトンがカバーするアプリケーションが広範に渡ることから、このADを対象とし、アクセラレータアーキテクチャの自動生成フレームワークの確立を目指す。今年度検討を行ったアレイ型のアクセラレータアーキテクチャモデルについて、簡易な記述から、実際に計算が行えるアクセラレータ論理回路を生成するツール群を作成する計画である。また、同アーキテクチャの記述や最適化に十分な言語ADLを検討し、試作版開発のための仕様を策定する予定である。
次に、策定したADL仕様に対し、ADLにより記述したコードから論理回路コードを自動生成するツールチェーンの開発を行う。これは、標準バス規格に基づく入出力ポートを持ったモジュールを相互接続し、また計算コアのデータパスを生成するようなものとなる予定である。そのために、AD標準モジュールライブラリを構築する。ツールチェーンの生成したハードウェアをFPGA上に実装し、その性能評価を行う。FPGAに実装したハードウェアを用いて実計算を行うことにより、動作検証とアーキテクチャ最適化の評価を行う。
アーキテクチャ最適化に関しては、自動化を試みるよりも前に、ADL記述による手動での最適化について評価・検討を行う予定である。特に、アクセラレータの外部メモリ帯域と要求帯域・計算性能のバランスを取るために最適なアレイサイズ・構造を見つけるためのアプローチを検討する予定である。
最後に、開発したツールチェーンとAD標準モジュールライブラリを用いて、実際に計算が可能なフラクショナルステップ法に基づく流体計算アクセラレータの実装と最適化、およびその評価を、FPGAを用いて行う計画である。
|
| Expenditure Plans for the Next FY Research Funding |
次年度使用額は、今年度の研究を効率的に実施することにより伴い生じた未使用額であり、平成25年度請求額と併せ、平成25年度の研究遂行に使用する予定である。特に、次年度では、ツールチェーンを用いて生成したアクセラレータハードウェアを実装し動作させるための、FPGAを搭載した回路試作ボードを導入する計画である。この他、研究資料収集並びに成果発表のための国内外旅費と研究成果投稿料が必要となる。標準バス規格とそのモジュール生成に関する調査および資料収集のための旅費を計上している。また、システムソフトウェアの実装や完成システムの検証について補助を行なってもらう院生への謝金を計上している。
|
