2014 Fiscal Year Annual Research Report
３次元光電子機械プログラマブルデバイスの開発と動的回路実装技術の確立
| Project/Area Number |
24300017
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
渡邊 実 静岡大学, 工学(系)研究科(研究院), 准教授 (30325576)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
大坪 順次 静岡大学, 工学(系)研究科(研究院), 教授 (00176942)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Keywords | 光再構成型ゲートアレイ / 再構成可能LSI / FPGA / ホログラムメモリ / MEMS |
|---|
| Outline of Annual Research Achievements |
高速動的再構成可能なデバイスの開発結果を受けて、本年度は、MISC(Mono - Instruction Set Computer)プロセッサの実装を行なった。一般のプロセッサのALU(Arithmetic and Logic Unit)には多数のインストラクションがあり、プロセッサはソフトウエアコードに従い、ALUの命令を切り替え、処理を進める。しかし、本研究により開発された高速動的再構成可能なプログラマブルデバイスを用いると、ALUの機能選択をハードウエアの再構成によって実現することができる。CISC→RISCプロセッサの移行の歴史が物語るように、一般に、回路の複雑さと回路の動作周波数は反比例の関係にあり、回路をシンプルにできれば動作周波数の向上が期待できる。また、単一機能の実装になると実装面積が削減されるので大規模並列実装による性能向上も期待できる。本研究ではこのMISCプロセッサと従来のRISCプロセッサの双方の実装を行ない、RISCと対比させ性能向上を評価した。結果、動作周波数は最大で24.1倍向上し、実装面積は1/2倍から約1/10倍まで削減することができた。この実装面積削減の結果は、RISCプロセッサと同じサイズのチップ上でRISCの2倍～10倍の並列処理ができることを意味する。この並列性も加味したトータルのパフォーマンスは最大で234倍にまで達することを実証した。プログラマブルデバイスは一般的に処理性能が低いと考えられているが、高速動的再構成デバイスを活用することで、それらを覆すことができる。
|
| Research Progress Status |
26年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
26年度が最終年度であるため、記入しない。
|
| Causes of Carryover |
26年度が最終年度であるため、記入しない。
|
| Expenditure Plan for Carryover Budget |
26年度が最終年度であるため、記入しない。
|
