2012 Fiscal Year Annual Research Report
メモリスタ・抵抗変化型メモリ素子のための新しい電子回路設計基盤の構築
| Project/Area Number |
24360145
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
浅井 哲也 北海道大学, 大学院・情報科学研究科, 准教授 (00312380)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Keywords | 電子回路 / メモリスタ / 抵抗変化メモリ / 反応拡散系 / シナプス / 神経細胞 |
|---|
| Research Abstract |
本研究の目的は、不揮発メモリへの応用が盛んな電気回路素子「メモリスタ」のアナログ特性を利用する新しい電子回路の設計基盤を構築することである。メモリスタ(M)は、インダクタ(L),キャパシタ(C),抵抗(R)に次ぐ第四の電気基本素子であり、論理回路応用に関する研究は進んでいるものの、アナログ電子回路応用のための学術的基盤は全く整えられていない。これまで申請者らにより設計/実証されてきたメモリスタを組み込んだアナログ電子回路をもとに、設計の基本となる考え方と回路理論を整理・発展させ、第四の電気基本素子を活用した新しい電子回路ための学術基盤を構築し、将来の電子回路工学・エレクトロニクスの発展に寄与することが本研究の目的である。
研究期間内に、以下の三点を明らかにする:
・メモリスタ回路設計に関する基本回路法則(電荷-コンダクタンス保存則と増減則)・上記法則を基本とするメモリスタ回路・新規回路の設計方法
・上記法則/回路理論と実デバイス(ReRAM)の実験との差異(実デバイスでは何が起こりえるか)
平成24年度は、メモリスタ回路設計に関する基本回路法則(電荷-コンダクタンス保存則と増減則)を定式化し、さらにその応用の一例として、興奮性回路(疑似神経細胞回路)の二次元アレイにおいて、興奮性回路同士を局所的に結合する素子としてメモリスタを用い、そこで発生する非線形現象・時空間パターンの発生の予測・観測を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本年度は、メモリスタの最も単純な単体モデルの動作が、質的にバイポーラReRAMのアナログ特性と同じであることが実験から確認でき、予測どおりの実験結果を得ることができた。さらに、メモリスタ単体のみだけではなく、それらを組み合わせた大規模ネットワーク(反応拡散ネットワーク)の動作も見込みどおりのものとなった。学習制御を行うCMOS LSIの試作は、シャトルサービスのスキップにより試作を(次年度に)見送った。
|
| Strategy for Future Research Activity |
構築したメモリスタモデルを用いて、学習型ニューラルネットを構築するための基礎検討を行う(メモリスタ以外の部分はCMOSLSI試作シャトルサービスを利用する)。また、メモリスタの大規模ネットワークにおいて、想定外のパターンが創発する条件について検討する。
|
| Expenditure Plans for the Next FY Research Funding |
想定していたH24年度LSI試作のためのシャトルサービスのスケジュールがH25年度に延期されたため、H24年度の繰越金を用いて、H25年度のシャトルにて当該LSIの試作を行う。
|
