2012 Fiscal Year Research-status Report
組み込み型電圧変動センサを用いた動的電流テスト法に関する研究
| Project/Area Number |
24650021
|
|---|
| Research Institution | The University of Tokushima |
|---|
Principal Investigator |
橋爪 正樹 徳島大学, ソシオテクノサイエンス研究部, 教授 (40164777)
|
|---|
| Project Period (FY) |
2012-04-01 – 2014-03-31
|
| Keywords | IDDTテスト / 動的電源電圧変動 / 断線 / 短絡 / CMOS IC |
|---|
| Research Abstract |
電源から回路に流れる電源電流を測定し回路を検査する検査法は「電流テスト法」と呼ばれている。そのテスト法は検査入力を印加し回路内の全ゲートの出力論理値が確定するまでに現れる動的電源電流で検査する「iDDTテスト法」と動的電源電流消滅後に現れる静的電源電流で検査する「IDDQテスト法」に分類できる。
本研究では現在のIC製造時に最も発生しやすく，また既存の検査法では発見が難しい信号遅延を生じる断線，短絡故障を発見するiDDTテストを可能にする組み込み型センサ回路の開発とそれを用いた検査法の開発を目的としている。特に本研究では動的電源電流により発生する電源電圧変動を検出し，その出現時間の異常で検査する検査法の開発を目指すものである。
平成２４年度はIC内組み込み型センサ回路を開発した。その回路では電源とICの電源端子間の寄生抵抗で生じる電源電圧の変動をコンデンサを用いて容量結合で検出し，増幅回路で増幅し，DC成分を取り除いた後，故障判定しきい値と比較し，そのしきい値以上の変動が発生している間，H信号を出力し続けるセンサ回路を開発した。そのセンサ回路を用いて信号遅延を生じる故障を発見できるか実ICによる実験で調査するため，信号遅延を生じる故障を挿入したインバータチェイン回路にセンサ回路を付加した回路のIC設計を行い，試作発注を行った。それと平行して，回路シミュレーションによりどの程度の信号遅延までそのセンサ回路で検出できるか調査した。その結果，検査能力は検査入力に依存するものの数nsecの遅延を生じる欠陥がそのセンサ回路を用いて発見できる可能性を明らかにし，シミュレーション結果に関しては国際会議で発表した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
平成２４年度は動的電源電流出現時間を検出するIC内組込型センサ回路の設計とその回路を評価するためにその回路を組み込んだICの試作発注を行うことを目標としていた。平成２４年度にそのIC試作を完了し，IC入手も行えたので，平成２４年度に実施予定の研究内容は実施できている。
平成２５年度は昨年度設計し試作して入手したICを用いて回路実験により，そのセンサ回路を用いた検査の検査能力を調査する予定である。
|
| Strategy for Future Research Activity |
平成２５年度は平成２４年度に入手した試作ICを用いて，設計したセンサ回路の性能評価実験を行うことを目標としている。そのため，まず実験回路の作製を行う。
現試作ICはセンサ回路の性能評価を第一とするものであり，実際の回路内に発生した断線，短絡故障の検査能力評価を行うものではない。そのため平成２５年度はベンチマーク回路を被検査回路とするICの設計を行い，そのICが入荷するまでにシミュレーションにより本検査法の検査能力（故障検出率，検査速度，検査入力数）を評価する。IC入荷後は検査能力評価実験を開始し，本検査法の検査能力を明らかにする。
|
| Expenditure Plans for the Next FY Research Funding |
昨年度，評価実験回路作製に必要で購入予定であったものの，欠品により納品できずで入手できなかった電子回路部品を購入する。
また本検査法の実回路における検査能力評価を行うためにベンチマーク回路を内蔵したIC試作を行うと共に，その回路内に挿入した断線，短絡故障に対する検査能力評価を実験により評価する。さらに昨年度試作したICに対する実験結果も含めて学会等で研究成果を発表する予定である。
|
