• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2013 Fiscal Year Annual Research Report

大域的超低エネルギー化を実現するLSI抽象モデルと上位下位統合化LSI設計技術

Research Project

Project/Area Number 25280017
Research Category

Grant-in-Aid for Scientific Research (B)

Research InstitutionWaseda University

Principal Investigator

戸川 望  早稲田大学, 理工学術院, 教授 (30298161)

Co-Investigator(Kenkyū-buntansha) 木村 晋二  早稲田大学, 理工学術院, 教授 (20183303)
Project Period (FY) 2013-04-01 – 2016-03-31
Keywords高位合成 / 低エネルギー / 低消費電力 / LSI抽象モデル / 統合化アルゴリズム
Research Abstract

平成25年度には研究計画全体の基礎となる研究項目(I)~(III)を実施した.
(I) LSI 抽象モデルの構築: 本研究で提案するLSI抽象モデルを採り入れ,実際のアプリケーションを試行設計した.試行設計の結果,動作記述で数千行を越える実大規模応用プログラムにおいて電源制御,クロック制御,周波数制御可能によりエネルギー削減の可能性を確認した.
(II) LSI 抽象モデルの検証: (I)によって設計された回路動作を「形式検証」した.特にここでは意味結合・強/弱-物理結合によるLSI 抽象モデルが,従来のLSI設計モデルと等価であることを検証した.これに加えて検証結果を用いて等価性を担保した制御回路分割を検討し(III)にてアルゴリズム化を検討した.
(III) 低エネルギー統合化LSI 自動設計技術の構築・検証(フェーズ1-電源制御): (I)および(II)により,提案するLSI抽象モデルの妥当性が検証された後,これをベースに統合化LSI自動設計フローを構築・検証した.仮想物理設計にて,実物理制約を緩和し上位工程の面から見た理想的な物理設計をし,これと実物理設計との「距離」を小さくすることを基本とするものを考えた.距離として各機能モジュールの位置の差の総和あるいは差の二乗和としている.『意味結合』として電源『意味結合』モジュールを対象に,パワーゲーティング,複数電源電圧制御および基板電圧制御を想定,低エネルギー指向統合化LSI 自動設計技術を構築・検証した.さらにこれを計算機上に実装,複数の応用プログラムに適用することで評価した.

Current Status of Research Progress
Current Status of Research Progress

1: Research has progressed more than it was originally planned.

Reason

当初,すでに30%を超える低エネルギー化を達成しており,計画以上に研究が進展していると考える.

Strategy for Future Research Activity

平成26年度には,平成25年度の研究成果を踏まえ,さらに (IV) 低エネルギー統合化LSI自動設計技術の構築 (フェーズ2-クロック制御) に取り組む予定である.

Expenditure Plans for the Next FY Research Funding

平成25年度は,アルゴリズムレベルの研究開発を中心に行った.そのため,サーバ計算機を使用せずに理論的な研究が主たるものであり,次年度使用額が生じた.なお,予想以上にアルゴリズムレベルの研究開発が進み,またサーバ計算機を用いずに現有資産で多数のシミュレーション実験を行ったため当初予定に比較して研究に遅れはない.
平成26年度は,サーバ計算機を導入し,実アプリケーションに対して提案技術の有効性を評価する.

  • Research Products

    (12 results)

All 2013 Other

All Journal Article (3 results) (of which Peer Reviewed: 3 results) Presentation (8 results) (of which Invited: 1 results) Remarks (1 results)

  • [Journal Article] A partial redundant fault-secure high-level synthesis algorithm for RDR architectures2013

    • Author(s)
      Kazushi Kawamura, Sho Tanaka, Masao Yanagisawa, and Nozomu Togawa
    • Journal Title

      Proceedings of 2013 IEEE International Symposium on Circuits and Systems

      Volume: - Pages: 1736, 1739

    • DOI

      10.1109/ISCAS.2013.6572200

    • Peer Reviewed
  • [Journal Article] Concurrent faulty clock detection for crypto circuits against clock glitch based DFA2013

    • Author(s)
      Hiroaki Igarashi, Youhua Shi, Masao Yanagisawa, and Nozomu Togawa
    • Journal Title

      Proceedings of 2013 IEEE International Symposium on Circuits and Systems

      Volume: - Pages: 1432, 1435

    • DOI

      10.1109/ISCAS.2013.6572125

    • Peer Reviewed
  • [Journal Article] Secure scan design with dynamically configuravle connection2013

    • Author(s)
      Yuta Atobe, Youhua Shi, Masao Yanagisawa and Nozomu Togawa
    • Journal Title

      Proceedings of 2013 IEEE 19th Pacific Rim International Symposium on Dependable Computing

      Volume: - Pages: 256, 262

    • DOI

      -

    • Peer Reviewed
  • [Presentation] RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法

    • Author(s)
      川村一志
    • Organizer
      電子情報通信学会VLSI設計技術研究会
    • Place of Presentation
      北九州市
  • [Presentation] スキャンシグネチャを用いたストリーム暗号Triviumへのスキャンベース攻撃手法

    • Author(s)
      藤代美佳
    • Organizer
      電子情報通信学会VLSI設計技術研究会
    • Place of Presentation
      北九州市
  • [Presentation] スキャンシグネチャを利用したブロック暗号に対するスキャンベース攻撃

    • Author(s)
      戸川望
    • Organizer
      電子情報通信学会第26回回路とシステムワークショップ
    • Place of Presentation
      淡路市
    • Invited
  • [Presentation] RDRアーキテクチャを対象とした時間・面積制約にもとづくフォールトセキュア高位合成手法

    • Author(s)
      川村一志
    • Organizer
      電子情報通信学会第26回回路とシステムワークショップ
    • Place of Presentation
      淡路市
  • [Presentation] ランダムオーダースキャンによるセキュアスキャン設計

    • Author(s)
      跡部悠太
    • Organizer
      電子情報通信学会第26回回路とシステムワークショップ
    • Place of Presentation
      淡路市
  • [Presentation] ストリーム暗号Triviumに対するスキャンチェインの構造に依存しないスキャンベース攻撃手法

    • Author(s)
      藤代美佳
    • Organizer
      電子情報通信学会第26回回路とシステムワークショップ
    • Place of Presentation
      淡路市
  • [Presentation] チェックポイント観測によるタイミングエラー予測手法

    • Author(s)
      五十嵐博昭
    • Organizer
      電子情報通信学会VLSI設計技術研究会
    • Place of Presentation
      鹿児島市
  • [Presentation] 信頼性と時間オーバーヘッド間のトレードオフを考慮した面積制約にもとづくRDRアーキテクチャ向けフォールトセキュア高位合成手法

    • Author(s)
      川村一志
    • Organizer
      電子情報通信学会VLSI設計技術研究会
    • Place of Presentation
      鹿児島市
  • [Remarks] Cベース設計

    • URL

      http://www.togawa.cs.waseda.ac.jp/research/high_synthesis/high.html

URL: 

Published: 2015-05-28  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi