2015 Fiscal Year Research-status Report
プリシリコンテストとポストシリコンテストを併用したタイミング不良診断法の開発
| Project/Area Number |
25330063
|
|---|
| Research Institution | Ehime University |
|---|
Principal Investigator |
高橋 寛 愛媛大学, 理工学研究科, 教授 (80226878)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
樋上 喜信 愛媛大学, 理工学研究科, 准教授 (40304654)
四柳 浩之 徳島大学, ソシオテクノサイエンス研究部, 准教授 (90304550)
|
|---|
| Project Period (FY) |
2013-04-01 – 2017-03-31
|
| Keywords | 故障検査 / 故障診断法 / 診断用テスト / 遅延故障 |
|---|
| Outline of Annual Research Achievements |
半導体の微細化加工技術の進展に伴って，製造バラつきのあるテスト環境においても遅延変動の原因となる抵抗性オープン故障などを検査可能なテスト環境の構築が望まれている．
本研究では， プリシリコンテストとオンチップセンサを利用したポストシリコンテストを併用したタイミング不良に対する診断法に関する研究を行う．本研究では，（目標１）プリシリコンテストにおける診断用テスト生成法の開発，（目標２）プリシリコンテストにおけるパスの順位付け法の開発，（目標３）プリシリコンテストとオンチップセンサを利用したポストシリコンテストを併用した故障箇所の絞り込み法の開発に挑戦する．
目標１に対して，抵抗性オープン故障に対する診断用テストとして提案した２パターン２ペアテスト生成法の高効率化のための手法を提案した．提案法では，隣接信号線の判定条件を新たに設け，テスト生成の対象となる隣接信号線を選択する．また， IRドロップを考慮した診断用テストパターンの生成法を提案した．
目標２に対しては，遅延の変動を観測するためのオンチップセンサーの基本となる配線の抵抗を精密に測定するために，アナログバウンダリスキャン技術を利用した配線抵抗の精密計測法を提案した．目標３においては，複数の２パターン２ペア診断用テストによって生じる遅延量を特徴量とする異常検知によって製造バラつきの影響があるもとでも半断線故障を識別できる手法を提案した．また，信号変化時刻を簡易的に扱うタイミングシミュレーションから得られた情報に基づく遅延故障の診断法を提案した．さらに，テストパターンに対するパス/フェイル情報の圧縮署名に基づく組込み自己テスト法を提案した．
本年度の研究成果は，6件の電気関連学会支部大会発表，3件の電子情報通信学会技術報告，１件の情報科学技術フォーラム，１件の国際会議論文において発表を行った．
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
目標１関連：抵抗性オープン故障においては，隣接線の影響を考慮した診断用テスト生成法を提案した．隣接線数が非常に多い場合は，隣接線を考慮したテスト生成時間の増大が問題となる．そこで，隣接線の判定条件を新たに設け，テストパターン生成ツールで自動テスト生成を行う際の論理値割当隣接線を選択することでテスト生成時間を短縮できる手法を提案した．提案法はテストEDAツールとして実装し，有効性を評価できた．目標１の研究成果は，1件の電気関連学会支部大会，１件の電子情報通信学会技術報告，および１件の国際会議論文において発表を行った．
目標２関連：オンチップセンサーとして，オンチップセンサーの配線抵抗計測回路の回路設計及び実装設計を行い，その実現性を検証できた．目標２の研究成果は，１件の電子情報通信学会技術報告，および１件の電気関連学会支部大会発において発表を行った．
目標３関連：トランジスタのばらつきの影響などによる製造バラつきのあるテスト環境においても，２パターン２ペア診断用テストを被検査回路に印加して得られる遅延の分布に基づいて半断線故障を識別する手法を提案した．提案法では，遅延量を特徴量とする異常検知によって製造バラつきの影響があるもとでも半断線故障を識別できる．また，信号変化時刻を簡易的に扱うタイミングシミュレーションから得られた情報に基づく遅延故障の診断法を提案した．さらに，組込み自己診断におけるテスト生成回路においてランダムパターン発生回路の初期値を再設定する（リシード）に適したシード候補を求める手法を提案し，組込み自己診断法に適用した．それぞれの手法をベンチマーク回路に適用した評価実験結果から，故障の診断分解能を向上できることを示した．目標３の研究成果は，５件の電気関連学会支部大会発表，１件の電子情報通信学会技術報告，および１件の情報科学技術フォーラムにおいて発表を行った．
|
| Strategy for Future Research Activity |
平成28年度は，目標１および目標３においては，ポストシリコンテストにおいて，組込み自己テスト環境を想定して，ランダムパターン発生回路やリシード機能をもつランダムパターン発生回路を利用した故障診断用テストパターン生成法を提案し，組込み自己テスト環境での故障診断と誤りを観測したフリップフロップからのタイミングを考慮した後方追跡法を併用した故障診断法を提案する．提案法のプロトタイプをコンピュータ上にC言語によりテストEDAツールとして実装する．さらに，プロトタイプをベンチマーク回路を適用して，その有効性を評価する．
目標２においては，オンチップセンサとして，アナログバンダリスキャンを拡張した精密抵抗測定法をEDAツールを利用して設計を行ったので，設計後，その面積オーバヘッドを評価した実験結果を整理して，論文として投稿する．
コンピュータ上におけるプロトタイプの実装，並びに評価実験を行う補助として，大学院博士前期課程学生に謝金を支払う．研究成果は，国内の研究会において発表する予定である．また，研究成果を取りまとめて論文誌に投稿する予定である．
|
| Causes of Carryover |
更なる研究成果をまとめて国内発表および論文投稿をする計画を策定したために，次年度使用を申請した．
|
| Expenditure Plan for Carryover Budget |
研究成果を論文にまとめる際に必要な追加実験の補助のための謝金および研究成果を公表するための旅費，学会参加費，論文投稿費として使用する計画である．
|
