• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2015 Fiscal Year Annual Research Report

ガーベジコレクションをハードウェア支援する高速プロセッサ構成方式

Research Project

Project/Area Number 25540019
Research InstitutionNagoya Institute of Technology

Principal Investigator

津邑 公暁  名古屋工業大学, 工学(系)研究科(研究院), 准教授 (00335233)

Project Period (FY) 2013-04-01 – 2016-03-31
Keywordsガベージコレクション / 専用ハードウェア
Outline of Annual Research Achievements

GCを構成する処理の実行時間の内訳を調査し,動作のボトルネックを考察した.その結果,DalvikVM ではオブジェクト間に存在する参照を辿って各オブジェクトを探索し,到達したオブジェクトへマークを施す処理に時間を要していることが分かった.この要因を調査したところ,DalvikVM におけるオブジェクトの探索処理では過去にマーク済みのオブジェクトに対しても繰り返しマーク処理を施しており,この冗長なマーク処理がGC の大きなオーバヘッドになっていることが分かった.
そこで,マーク済みのオブジェクトを専用の表に記憶しておき,オブジェクトの探索時にこれを参照することで,マーク済みのオブジェクトに対する冗長なマーク処理を省略する手法を提案する.これにより,GC実行時間の多くを占めるオブジェクトの探索処理を高速化し,GC の大幅な高速化を実現した.なお,マーク処理の省略によって得られる効果を高めるべく,本提案手法ではマーク済みのオブジェクトを記憶するために二つの専用表を組み合わせて利用する.過去にマークがなされたオブジェクトを,マーク処理が複数回実行されているかどうかに応じてこれら別々の専用表を用いて管理することで,冗長なマーク処理が頻発しているオブジェクトを優先的に管理し,それらのオブジェクトに対するマーク処理を省略することで,マーク処理の大幅な高速化を実現した.
提案手法の有効性を検証するため,これをgem5シミュレータに実装し,GCBench,AOBench,およびSPECjvm2008 を用いてシミュレーションによる評価を行った.その結果,既存のMark & Sweep と比較して,最大12.4%のGC実行サイクル数を削減できることを確認した.また,GC の代表的な改良アルゴリズムであるConcurrent GCは一部のベンチマークプログラムにおいてスループットや停止時間が悪化していた一方,提案手法ではそのような性能悪化を抑制できており,手法の有効性を確認した.

  • Research Products

    (3 results)

All 2015

All Presentation (3 results) (of which Int'l Joint Research: 3 results)

  • [Presentation] Eliminating Cascading Stall on Hardware Transactional Memory2015

    • Author(s)
      Sho MIYAKE, Keisuke MASHITA, Ryohei YAMADA, Tomoaki TSUMURA
    • Organizer
      3rd Int'l Symp. on Computing and Networking (CANDAR'15)
    • Place of Presentation
      Sapporo Business Innovation Center
    • Year and Date
      2015-12-08 – 2015-12-11
    • Int'l Joint Research
  • [Presentation] An Approximate Computing Stack based on Computation Reuse2015

    • Author(s)
      Yuuki SATO, Takanori TSUMURA, Tomoaki TSUMURA, Yasuhiko NAKASHIMA
    • Organizer
      3rd Int'l Workshop on Computer Systems and Architectures (CSA'15)
    • Place of Presentation
      Sapporo Business Innovation Center
    • Year and Date
      2015-12-08 – 2015-12-11
    • Int'l Joint Research
  • [Presentation] Yet Another Waiting Mechanism for Hardware Transactional Memory2015

    • Author(s)
      Keisuke MASHITA, Ryohei YAMADA, Sho MIYAKE, Tomoaki TSUMURA
    • Organizer
      3rd Int'l Workshop on Computer Systems and Architectures (CSA'15)
    • Place of Presentation
      Sapporo Business Innovation Center
    • Year and Date
      2015-12-08 – 2015-12-11
    • Int'l Joint Research

URL: 

Published: 2017-01-06  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi