2015 Fiscal Year Research-status Report
新アーキテクチャによる高効率プロセッサコアおよびそのマルチコア構成の研究
| Project/Area Number |
25730028
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
入江 英嗣 東京大学, 情報理工学(系)研究科, 准教授 (50422407)
|
|---|
| Project Period (FY) |
2013-04-01 – 2017-03-31
|
| Keywords | マイクロアーキテクチャ / プロセッサ / コンパイラ / HDL / コンピュータ・アーキテクチャ / ダーク・シリコン |
|---|
| Outline of Annual Research Achievements |
本研究課題ではCPUの基本アーキテクチャを再考し，システム性能・効率の底上げに資する新しいコンピュータ・アーキテクチャを提案・開発している．アクセラレータやメニーコア構成と相補的に用いられるとき，CPU側の長所は１）逐次実行モデルを持ちプログラミングが容易である点，２）アウト・オブ・オーダ実行と分岐予測によりどのようなプログラムでもある程度効率的に実行できる点である．これらの長所を維持しながら，制御電力を削減することが提案アーキテクチャ「STRAIGHT」の目的である．
前年度までの研究では，この目的を達成するために，コンパイラによってレジスタの単一代入と最大寿命を保証することで，高オーバヘッドなレジスタ・リネーミングのロジックを削減しながら高性能なシングルスレッド実行モデルが構成できることをサイクルレベルのシミュレーションにより示し，また従来のコードに対応するSTRAIGHTアセンブリコードが存在することをハンドアセンブルによって示した．
27年度の研究では，STRAIGHTアーキテクチャの実現に向けて，より細部の開発に着手し，アーキテクチャのHDL記述，およびコンパイラのアルゴリズムの作成を行い，この統合動作により，前年度までの新アーキテクチャ仕様の実現性と予想性能を確認した．また，最適化技術として，新アーキテクチャで必要となるメモリデータ供給能力について，新しいキャッシュマネジメント技術およびプロセッサの3次元積層のフロアプラン評価技術の研究を行った．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
HDL，コンパイラの開発が予定通りに進行した．また，キャッシュなどの最適化技術についても評価が進んでいる．STRAIGHTの実行方式部分で独自の改良が可能となりうるスケジューラおよびレジスタについては，検討を続けている．
|
| Strategy for Future Research Activity |
HDL記述，コンパイラ開発，キャッシュマネジメントについて，引き続き進めていく．最終年度はレジスタ数に対するスケーラビリティの検証や，複雑なプログラムのSTRAIGHT命令セットで記述可能性検証性を通して，提案アーキテクチャの性能や熱効率を明らかにしていく．また，多くのレジスタを軽量に扱えることから，これを利用した独自のコンパイラ最適化手法や，SIMDおよびマルチコアのための構成について，より詳細な検討を行っていく．
|
