2015 Fiscal Year Annual Research Report
システムセルフリカバリー機能を有する不揮発FPGAアーキテクチャの構築
| Project/Area Number |
25870067
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
鈴木 大輔 東北大学, 学際科学フロンティア研究所, 助教 (00574675)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | FPGA / MTJ素子 / 高信頼 / 計算機アーキテクチャ / ロジックインメモリ回路 / VLSI / スピントロニクス |
|---|
| Outline of Annual Research Achievements |
本年度はまず，前年度までに提案してきた不揮発FPGAのエネルギー効率をさらに向上させ，よりバッテリーを持続させるための要素技術として以下の成果を上げた。
①Feedback構造を有する不揮発FPGA回路：従来の不揮発FPGA基本回路はMTJ素子の抵抗差が小さいことに起因する演算速度・電力オーバヘッドが存在した．この問題を解決するため，PMOSトランジスタを用いたFeedback構造を追加することで，演算時の消費エネルギーを66%削減した。本成果は2015 IEEE Midwest Symposium on Circuits and Systemsで発表された．
②Self-terminated power-gating技術に基づく高エネルギー効率・高信頼不揮発FPGA：前年度に考案したSelf-terminated機構付き不揮発FFを不揮発FPGAに組み込んだアーキテクチャを提案した．本提案FPGAでは所望の情報を確実にMTJ素子に書込めるだけでなく，その際に消費されるエネルギーも大幅に削減可能となる．本提案FPGAにより，従来のワーストケースに基づく手法と比較して66%の書込み電力削減効果を達成した．本成果は2016 IEEE Symposium on Multiple-Valued Logicにて発表予定である．また，Self-terminated機構の設計手法に関する考察結果を2016電子情報通信学会総合大会にて発表した．
また，オープンソースのCADツールであるVerilog-to-routing (VTR)の設計フローに不揮発FPGAの基本回路IP群を組み込むことで，提案不揮発FPGAをアーキテクチャレベルで評価できる環境を構築した．現在その成果を国際学会に投稿中である．
|
