2014 Fiscal Year Research-status Report
次世代超高速イーサネットのためのネットワーク侵入検知ハードウェアに関する研究
| Project/Area Number |
26330069
|
|---|
| Research Institution | Hiroshima City University |
|---|
Principal Investigator |
若林 真一 広島市立大学, 情報科学研究科, 教授 (50210860)
|
|---|
| Project Period (FY) |
2014-04-01 – 2017-03-31
|
| Keywords | ネットワーク侵入検知 / 正規表現 / 非決定性有限オートマトン / FPGA |
|---|
| Outline of Annual Research Achievements |
ネットワーク侵入検知においては，ネットワークのセキュリティ向上のため，ウィルスパターンの更新が生じた場合，更新された任意のウィルスパターンを即座に設定可能なネットワーク侵入検知システム（NIDS）が望ましい．このようなNIDS を“プログラム可能” と呼ぶ．一方，伝送速度10ギガビット（Gbps）以上の高速ネットワークに対しては，従来のプログラム可能NIDSは回路の動作速度の制約のために利用することが困難である．
本年度の研究ではネットワーク伝送速度の高速化に対処するため，多バイト遷移非決定性有限オートマトン（NFA）に基づくプログラム可能NIDS を提案した．提案手法においては，まず，与えられたウィルスパターンを表現する正規表現を非決定性有限オートマトンに変換する．さらに，このNFAを複数入力文字で遷移する多バイト遷移非決定性有限オートマトンに変換する．変換された有限オートマトンを専用マッチングエンジン上に設定し，高速マッチングを実現する．
ウィルスパターンを表現する正規表現から多バイト遷移非決定性有限オートマトンに変換するプログラムを開発した．また，任意の多バイト遷移非決定性有限オートマトンを高速実行可能な専用マッチングハードウェアを開発してFPGA上に実装し，実験的に評価した．実験的評価の結果，提案手法は伝送速度10Gbpsの高速インターネットに対してリアルタイムでウィルス検知を実行可能であることを確認し，提案手法の有効性を示した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
研究計画においては，超高速インターネットにおけるウィルス検知のために，ウィルスであることが疑われるパケットを検出するスクリーニング回路と，スクリーニング回路で怪しいとされたパケットが真にウィルスであるかを判定する高速パターンマッチング回路を研究・開発することとしていたが，本年度はスクリーニング回路に先んじて高速パターンマッチング回路を実現し，所望の成果を得ており，研究はおおむね順調に進呈していると判断する．
|
| Strategy for Future Research Activity |
平成27年度は伝送速度が40Gbpsを超える超高速インターネットにおけるウィルス検知を実現するため，ウィルスであることが疑われるパケットを高速に検知するスクリーニング回路を研究・開発する予定である．スクリーニング回路の構成においては，本年度に開発した高速パターンマッチング回路を拡張することで実現可能であると予想しており，この方針で研究を進めていく予定である．
|
| Causes of Carryover |
当初の研究計画において購入を計画していたFPGA評価ボードが予算上，購入困難であることが判明したため，機能的にはほぼ同等ではあり，研究実施には支障がほぼ生じないが，価格がより安価な他社製品を購入したため，物品費が当初予算より下回った．
|
| Expenditure Plan for Carryover Budget |
FPGA設計ツールを高速実行可能な高性能PC等の物品購入を予定している．また，国際会議発表のための海外出張を予定している．
|
