2016 Fiscal Year Research-status Report
帯域スケールアウト可能なネットワークアーキテクチャ
| Project/Area Number |
26330100
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
小林 克志 東京大学, 大学院情報理工学系研究科, 特任准教授 (90251719)
|
|---|
| Project Period (FY) |
2014-04-01 – 2018-03-31
|
| Keywords | インターネット / ネットワークアーキテクチャ |
|---|
| Outline of Annual Research Achievements |
ネットワーク基盤がアプリケーション毎の遅延要求をサポートするインターネットアーキテクチャ(LAWIN)について研究をすすめた。すなわち、1. LAWIN が必要とする「廃棄つき Earliest Deadline First (EDFR)」 パケットスケジューラのハードウェア実現性の検証と、2. LAWIN の遅延サポートを優先度・複数ストリームに対応したトランスポートが利用する可能性について調査をおこなった。
1. EDFR のハードウェア実現の可能性を実装によって評価した。NetFPGA-CML (FPGA は Xilinx Kintex7、4 GbE) をターゲットとし、イーサネットスイッチ上に EDFR スケジューラを実装、性能・リソース使用率などを評価した。FIFO から EDFR 置き換えによってインターフェース間遅延は 4.2μ秒から 5.5μs と 1.3μ秒増大した。このなかには DRAM パケットバッファアクセスが含まれ、EDFR 独自の処理は 7CLK@200Mhz となり処理速度またリソース使用率ともに問題ないことを確認した。一方で、優先キューアルゴリズムとして利用した Rotating Priority Queue (RPQ) が帯域増大に伴いハードウェアに求める要求が相乗的に増大するという課題もあきらかとなった。
2. 2016 年から標準化が開始された (QUIC UDP Internet Connection) ではひとつのコネクションに複数ストリームを多重化、ストリーム毎に優先度を設定することで端末側のトランスポート処理における Head of Line Blocking(HoL)を抑制する。QUIC の優先度を LAWIN の遅延要求と対応させることで途中ルータのパケットバッファにおける HoL を抑制する可能性について調査をおこなった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
並列処理ネットワークアーキテクチャむけコンポーネントについてソフトウェア・ハードウェア両方の実装方式について検討がすすんでいる。
|
| Strategy for Future Research Activity |
遅延をサポートする基盤を活用するアプリケーション・トランスポート方式について検討をおこなう。
|
| Causes of Carryover |
当初想定していた国際会議への出席を見送ったため。
|
| Expenditure Plan for Carryover Budget |
成果の取りまとめおよび応用調査のための旅費として使用する予定。
|
Research Products
(2 results)
