2015 Fiscal Year Research-status Report
新世代ナノ集積回路のための多重複合型製造後調整の理論と設計
| Project/Area Number |
26420303
|
|---|
| Research Institution | Japan Advanced Institute of Science and Technology |
|---|
Principal Investigator |
金子 峰雄 北陸先端科学技術大学院大学, 情報科学研究科, 教授 (00185935)
|
|---|
| Project Period (FY) |
2014-04-01 – 2017-03-31
|
| Keywords | 集積回路 / デジタル回路 / クロックスキュー / 製造ばらつき / 信号伝搬遅延 / 設計最適化 / 製造歩留り / 基盤バイアス |
|---|
| Outline of Annual Research Achievements |
本研究課題は，集積回路の製造ばらつきによる動作タイミング誤りの問題に対して，製造後の個別チップに対するフリップフロップへのクロック到着時刻調整(ＣＳＴ)と基盤バイアス電圧調整による信号伝搬遅延量調整(ＢＢＴ)を連携させた多種複合的動作調整(ＰＭＴ)により，ばらつきを克服して性能向上を実現する技術の確立を目的としたものである．平成26年度にて成されたＰＭＴに関する基本的な方式やクロック到着時刻調整量・基盤バイアス電圧調整量の基本的最適化手法の確立を受け，平成27年度においては以下を達成した．
１．データパス回路を対象にしたＢＢＴ，ＣＳＴ同時最適化手法の確立
集積回路の中のデータパス部(特定アプリケーション向けアクセラレータなどを含む)は数値的・論理的計算を実行する回路であり，その機能的重要性や高い動作速度要求などから，当初よりＰＭＴの最も重要な適用先として想定していたものである．データパス部は元々，ＡＬＵ，レジスタ，マルチプレクサなど，構成要素のコンポーネント化ができており，こうしたコンポーネントを単位としてＢＢＴ調整を行うことは，速度性能面での効果は元より，回路構造やレイアウトへの負担も小さい．この年度では，コンポーネント単位でのＢＢＴ調整とレジスタ，マルチプレクサへの制御信号に対するＣＳＴ調整を組み合わせたＰＭＴを対象として，調整量最適化手法を開発し，シミュレーションを通して性能向上を検証した．
２．データパス回路を対象としてＣＳＴのための回路最適化
製造後調整にて達成される最終的な性能歩留りは，ＢＢＴ調整量・ＣＳＴ調整量の最適化だけでなく，回路の構造やアプリケーション実行における演算のスケジュールが大きな影響を与える．この年度ではＣＳＴ調整を主な対象として，製造後のＣＳＴ調整を考慮した(製造後ＣＳＴ調整にて達成される性能歩留りの最大化を目的とした)回路・演算スケジュール最適化手法を開発した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初の計画の概要では，平成２６年度において多種複合的動作調整の基本的方式とＢＢＴ，ＣＳＴ同時最適化手法の開発，平成２７年度以降において，製造後調整が最も有効に機能するための回路本体の最適化手法の開発，実際の製造後チップに対して製造後調整を適用するための情報収集から調整量決定アルゴリズムの開発を予定していた．これに対して；
１．多種複合的動作調整の基本的方式(平成２６年度予定)とＢＢＴ，ＣＳＴ調整量同時最適化の基本手法の開発(平成２６年度予定)は平成２６年度にて終えている．
２．製造後調整が最も有効に機能するための回路本体の最適化手法(平成２７・２８年度予定)について，平成２７年度において製造後ＣＳＴを考慮した回路構造・演算スケジュール最適化手法を開発し，平成２８年度において更に製造後ＢＢＴを考慮した回路構造・演算スケジュール最適化手法を開発する予定である．
３．実際の製造後チップに対する調整量決定アルゴリズムの開発(平成２７・２８年度予定)については，一部既に平成２６年度から着手し，調整後の動的変動に対するタイミングマージンまでも考慮した現実的ＣＳＴ調整量の決定アルゴリズムを開発しており，平成２７年度においては，製造ばらつきと製造後調整を模擬する計算機シミュレーションを行って，手法の有効性を検証している．平成２８年度においては，これを更に発展させ，製造後ＢＢＴ・ＣＳＴ同時調整アルゴリズムを開発する予定である．
以上の通り，当初の想定通りに研究が進んでいる．
|
| Strategy for Future Research Activity |
１．ＰＭＴ適用のためのチップ検査・調整手続きの開発に取り組む．本課題に関しては当初予定を前倒しして平成２６年度から既に取り組んでおり，製造後ＣＳＴについてはほぼチップ検査・調整手続きの開発を終えている．平成２８年度においては，この成果を踏まえ，ＣＳＴに加え製造後ＢＢＴをも同時に考慮したチップ検査・調整手続きの開発を行う．
実際にＰＭＴを製造後の個別チップに適用する際には，調整量決定のための情報をチップから得る必要があるが，限られた調整コストの中で必要な情報を完全な形で得ることは難しい．テストや計測を通して実際の回路から必要な情報を得るプロセスも含めて，ＣＳＴ・ＢＢＴ調整量を決定する手続きを考案する．テストや計測に要するコストと限られた情報から調整量を算出することによる調整量の準最適性との間のトレードオフに注目して，実用的な調整手続きを開発することを目指す．なお，手法の検証は，回路実装実験が難しいことから，計算機シミュレーションを利用することとし，このための計算機ソフトウエア開発も同時並行的に進める計画である．
２．平成２７年度に引き続き，製造後ＣＳＴ・ＢＢＴ同時調整を考慮した回路最適化について検討を行う．平成２７年度において既に部分的な成果を得ているが，平成２８年度において，更に検討を深め，より優れた性能歩留りを達成するための回路最適化手法の開発に取り組む．
|
| Causes of Carryover |
初年度(26年度)にて設計ＣＡＤソフトウエアの試験的開発を行って，本開発にて必要な計算機仕様を定め，27年度に「大規模集積システム設計用計算機システム」を導入したわけであるが，その際に外付けのハードディスク等一部周辺装置については，依然として仕様が未確定であったため，それらの導入を次年度に延期したため．
|
| Expenditure Plan for Carryover Budget |
「大規模集積システム設計用計算機システム」の外付けハードディスク等の周辺装置について，27年度後半から28年度にて行われる設計データ等のサイズを見極めた上で必要な仕様を確定し，28年度にて導入する予定である．
|
