2014 Fiscal Year Research-status Report
メモリウォール問題を突破するバンド幅圧縮ハードウェア基盤技術の創出
| Project/Area Number |
26540017
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
佐野 健太郎 東北大学, 大学院・情報科学研究科, 准教授 (00323048)
|
|---|
| Project Period (FY) |
2014-04-01 – 2017-03-31
|
| Keywords | バンド幅圧縮 / ハードウェア / 高性能計算 / リコンフィギャラブル / FPGA |
|---|
| Outline of Annual Research Achievements |
本年度では、偏微分方程式を解く計算問題をリコンフィギャラブル高性能計算の対象と位置付け、その中でも特に浮動小数点データによる数値流体力学計算に関して研究を実施した。まず、流体計算の中間データについてその空間的連続性を評価したところ、小さな誤差のみで局所的に１～３次の多項式近似が可能であることが分かった。この知見に基づき、多項式による予測に基づいた圧縮アルゴリズムと符号化方式を、ハードウェア化を念頭に置きながら設計した。
次に、少ないハードウェアリソースでの実装と高スループット処理を実現するために、多項式予測計算の整数化と圧縮データの固定長変換回路の単純化を提案し、これらの方式に対する圧縮率の評価を行った。その結果、工夫を行う前の性能と殆ど変らない圧縮が可能であり、単精度浮動小数点データの場合には３分の１から４分の１程度のバンド幅圧縮が期待できることが明らかとなった。
さらに、圧縮ハードウェアの要求仕様検討と基本設計を行った。対象とする問題では複数の変数を使用してそれらを更新する計算を進めることから、独立した複数のデータストリームを圧縮し、それを単一の送信路に符号化する必要がある。このための符号化方式とハードウェアの基本設計を行い、回路面積と動作周波数を評価した。圧縮率に応じて細かく符号化長を変える初期設計では回路面積が大きくなったため、改良案として符号化長を幾つかに限定する方式を提案した。改良版のハードウェア設計とFPGAへの配置配線を行ったところ、初期設計と比べて回路面積は半分以下となり、また150MHz程度の動作周波数を実現することが確認できた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
初年度に計画していた研究内容を実施できたことに加え、バンド幅圧縮基本ハードウェアに関して所望の回路面積および動作周波数を実現できた。対象する計算問題については3倍を超えるバンド幅拡張が期待できるような結果が得られており、以上のことから、本研究は概ね順調に進展しているといえる。
|
| Strategy for Future Research Activity |
初年度ではバンド幅圧縮方式およびその基本ハードウェア設計をほぼ完了できたため、今後は、その実用問題への適用と評価を行うべく研究を進める。様々なパラメータを持たせた圧縮ハードウェアを自動生成するようなスクリプトプログラムを開発する他、メモリやネットワークインターフェースと組み合わせて利用可能となるようにFPGA上の組込みシステムへの導入を図る。その後は、流体計算や他の計算問題のハードウェアアクセラレータについて提案ハードウェアを適用し、その性能を評価する予定である。また、性能向上のみならずメモリアクセスの減少による外部メモリの消費電力抑制効果をも評価し、低電力高性能計算に対する本手法の有用性を確認する予定である。
|
| Causes of Carryover |
初年度では成果発表や大規模ハードウェア実装をまだ行っておらず、これらのために計上した費用を当該年度で使用しなかった。
|
| Expenditure Plan for Carryover Budget |
次年度では、初年度に基本設計を行ったバンド幅圧縮ハードウェアの実装や性能評価を計画しており、そのための物品費として予算を使用する。また、それらの成果発表やさらなる調査を行うための旅費としても使用する計画である。
|
Research Products
(17 results)
-
-
-
-
-
[Journal Article] ACM SIGARCH Computer Architecture News2014
Author(s)
Kentaro Sano, Ryotaro Chiba, Tomoya Ueno, Hayato Suzuki, Ryo Ito, and Satoru Yamamoto
-
Journal Title
Proceedings of the International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART)
Volume: 42(4)
Pages: 45-50
DOI
Peer Reviewed / Acknowledgement Compliant
-
-
-
-
-
-
-
-
-
-
-
-
