2016 Fiscal Year Annual Research Report
J-PARC二次ビーム高強度化のための汎用トリガーモジュールの開発
Publicly Offered Research
| Project Area | Nuclear matter in neutron stars investigated by experiments and astronomical observations |
|---|
| Project/Area Number |
15H00838
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
本多 良太郎 大阪大学, 理学研究科, 招へい研究員 (30748877)
|
|---|
| Project Period (FY) |
2015-04-01 – 2017-03-31
|
| Keywords | FPGA / 実装回路 / 時間計測 |
|---|
| Outline of Annual Research Achievements |
本研究の目的はFPGAを用いた高精度時間分解能技術 (FPGA high-resolution TDC)を開発して、汎用的なFPGA回路と組み合わせることにより、J-PARCハドロン実験施設 K1.8ビームラインでで用いられているLevel2トリガーの判断時間を非常に高速 (100ns程度)にすることである。
前年度に汎用FPGA回路 (親基板)を開発したこととFPGA high-resolution TDC (HR-TDC)の試験実装によって目標通りの30psの時間分解能が得られたことを踏まえ、本年度はFPGA HR-TDC専用の子基板の開発とその基板上のFPGAへHR-TDCを本実装して性能評価することが目標である。
その成果として、32chのLVDS信号入力を有したHR-TDC用の子基板を設計、および製造した。本基板にはXilinx社のKintex7-160Tが搭載されている。本基板は親基板と32本のLVDS信号線で双方向通信することができ、親基板から制御および親基板へのデータ転送を200 MHzのクロックで行うことができる。また、このFPGAへHR-TDCを実装し、32ch分の信号立ち上がり検出、もしくは16ch分の信号立ち上がり及び信号立下り検出が可能なHR-TDCを完成させた。本TDCはデータのバッファを有しており、アナログの遅延ケーブルを必要としない。また、複数ヒットに対応している。性能評価の結果全チャンネルにおいて時間分解能25ps (sigma)以下を達成することができ、目標通りの性能を得ることができた。また信号到達からデータ確定までの時間は30ns程度であり、これも目標を満たすことができた。
以上の成果から本研究においては、当初予定していた研究計画を遂行することができ、十分な成果を得ることができた
|
| Research Progress Status |
28年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
28年度が最終年度であるため、記入しない。
|
Research Products
(4 results)
