• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

メモリ/ロジック混載技術に基づく大規模集積回路システム・アーキテクチャの研究開発

研究課題

研究課題/領域番号 09358005
研究種目

基盤研究(A)

配分区分補助金
応募区分展開研究
研究分野 計算機科学
研究機関九州大学

研究代表者

村上 和彰  九州大学, 大学院・システム情報科学研究科, 助教授 (10200263)

研究分担者 宮崎 明雄  九州大学, 大学院・システム情報科学研究科, 助教授 (70192763)
谷口 秀夫  九州大学, 大学院・システム情報科学研究科, 助教授 (70253507)
安浦 寛人  九州大学, 大学院・システム情報科学研究科, 教授 (80135540)
澤田 直  九州大学, 大学院・システム情報科学研究科, 助手 (70235464)
岩井原 瑞穂  九州大学, 大学院・システム情報科学研究科, 助教授 (40253538)
松岡 聡  東京工業大学, 大学院情報理工学研究科, 助教授 (20221583)
研究期間 (年度) 1997 – 1999
研究課題ステータス 完了 (1999年度)
配分額 *注記
28,600千円 (直接経費: 28,600千円)
1999年度: 5,400千円 (直接経費: 5,400千円)
1998年度: 12,000千円 (直接経費: 12,000千円)
1997年度: 11,200千円 (直接経費: 11,200千円)
キーワードメモリ / ロジック混載 / システムLSI / 並列 / 分散処理 / 通信インタフェース / 低消費電力化 / 計算機アーキテクチャ / キャッシュメモリ / 分子軌道法 / メモリ・ロジック混載 / 並列・分散処理 / 性能評価 / 大規模集積回路
研究概要

本研究は,メモリ(特にDRAM)/ロジック混載LSI技術,並列/分散処理技術,および,LSI間高速通信インタフェース技術に立脚したシステムLSIアーキテクチャおよびコンピュータ/電子機器システム・アーキテクチャ(PPRAM:Parallel Processing RAM)を開発することを主目的に,主として以下の研究を実施した。
1.システムLSI間高速標準通信インタフェース規格PPRAM-Linkの開発;物理層,論理層,APIから成るプロトコル・スタックを定義し,それぞれを実際に実装し動作を検証した。
2.リファレンスPPRAM,および,PPRAM向きキャッシュ・アーキテチャの開発:レジスタ共有型チップマルチプロセッサ,可変ラインサイズ・キャッシュ,ウェイ予測型セット・アソシアティブ・キャッシュの各方式を開発し,その効果を評価した。
3.DRAM/ロジック混載システムLSI向きDRAMリフレッシュ・アーキテクチャの研究:ロジック混載により劣化するDRAMリフレッシュ特性を補償するリフレッシュ方式を開発し,その効果を評価した。
4.組み込みシステムのためのハードウェア/ソフトウェア協調設計手法の研究:ソフトコアプロセッサとValen-C言語をベースとした組み込みシステムのためのハードウェア/ソフトウェア協調設計手法を構築し,その有効性を実証した。
5.プログラムによる電力制御アーキテクチャと低消費電力化の研究:システム負荷に応じて電源電圧と動作周波数を調整制御する方式を提案し,その有効性を証明した。
6.システムLSIのためのテスト手法の研究:BISTと外部テストを組合せたテスト手法を提案した。
7.非経験的分子軌道計算専用並列サーバMOEの開発:整数プロセッサ,浮動小数点プロセッサ,1MbSRAM,PPRAM-Linkインタフェースを混載した分子軌道計算専用PPRAMチップを0.35μmCMOS技術を用いて開発し,同チップを6個搭載したプリント基板,ならびに,同基板を4枚実装した非経験的分子軌道計算専用並列サーバMOEを開発した。
8.動画像向け実時間電子透かし埋め込み/検出サーバの開発:FPGAを用いてPPRAM-Linkインタフェース,PCIバス・インタフェース,ウェーブレット変換ハードウェアを実装し,これを用いて動画像用電子透かし埋め込み/検出システムを開発した。

報告書

(4件)
  • 1999 実績報告書   研究成果報告書概要
  • 1998 実績報告書
  • 1997 実績報告書
  • 研究成果

    (41件)

すべて その他

すべて 文献書誌 (41件)

  • [文献書誌] 村上和彰: "情報処理最前線:システムLSIが創る新しいコンピュータ・アーキテクチャ"情報処理. 40・3. 303-307 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] K. Inoue et al.: "Way-Predicting Set-Associative Cache for High Performance and Low Engergy Consumption"Proc. of International Symposium on Low Power Electronic and Design. 273-275 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] K. Murakami: "Invited Talk: Current Status of PPRAM"Proc. 6th International Conference on VLSI and CAD (ICVC'99). 266-276 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] K. Hashimoto et al.: "MOE: A Special-Purpose Paralle Computer for High-Speed, Large Scale Molecular Orbital Calculation"Proc. Supercompution (SC99). 16 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] H. Yasuura et al.: "System LSI Design Methods for Low Power LSIs"IEICE Transactions on Electronics. E83-C・2. 143-152 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] K. Inoue et al.: "A High-Performance and Low-Power Cache Architecture with Speculative Way-Selection"IEICE Transactions on Electronics. E83-C・2. 186-194 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Murakami,K., Inoue, K. and Miyajima, H.: "PPRAM (Parallel Processing RAM) : A Merged-DRAM/Logic System-LSI Architecture"Proc. 1997 International Conference on Solid State Devices and Materials. (1997)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Ishihara, T. and Yasuura, H.: "Power-Pro : Programmable Power Management Architecture"Proc. Asia-South Pacific Design Automation Conf. (ASP-DAC'98). 321-322 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Yasuura, H. Tomiyama, H., Inoue, A., and Eko, F. N.: "Embedded System Design Using Soft-Core Processor and Valen-C"Journal of Information Science and Engineering. 14. 587-603 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Ohsawa,.T. Kai, K., and Murakami, K.: "Optimizing the DRAM Refresh Count for Merged DRAM/Logic LSIs"Proc. Of International Symposium on Low Power Electronics and Design (ISLPED'98). 82-87 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Ishihara, T. and Yasuura, H.: "Voltage Scheduling Problem for Dynamically Variable Voltage Processor"Proc. of International Symposium on Low Power Electronics and Design (ISLPED'98). 197-202 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Eko, F. N., Inoue, A., Tomiyama, H., and Yasuura H.: "Soft-Core Processor Architecture for Embedded System Design"IEICE Trans. On Electronics. E81-C, 9. 1416-1423 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Inoue, K., Kai, K., and Murakami, K.: "High Bandwidth Variable, Variable Line-Size Cache Architecture for Merged DRAM/Logic LSIs"IEICE Trans. on Electronics. E81-C, 9. 1438-1447 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Kai, K., Inoue, A., Ohsawa, T., and Murakami, K.: "Analyzing and Reducing the Impact of Shorter Data Retention Time on the Performance of Merged DRAM/Logic LSIs"IEICE Trans. on Electronics. E81-C, 9. 1448-1454 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Ohsawa, T., Kai, K. and Muramkami, K.: "Evaluating DRAM Refresh Architectures for Merged DRAM/Logic LSIs"IEICE Trans. on Electronics. E81-C, 9. 1455-1462 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Ishihara, T. and Yasuura, H.: "Programmable Power Management Architecture for Power Reduction"IEICE Trans. on Electronics. E81-C, 9. 1473-1450 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Sugihara, M., Date, H., and Yasuura, H.: "A Novel Test Methodology for Core-Based System LSIs and a Testing Time Minimization Problem"Proc. Int. Test Conf. (ITC). 465-472 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Inoue, K., Kai, K., and Murakami, K.: "Dynamically Variable Line-Size Cache Exploiting High On-Chip Memory Bandwidth of Merged DRAM/Logic LSIs"Proceedings of the Fifth International Symposium on High-Performance Computer Architecture (HPCA-5). 218-222 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Inoue, K., Ishihara, T., and Murakami, K.: "Way-Predicting Set-Associative Cache for high Performance and Low Energy Consumption"Proc. of International Symposium on Low Power Electronics and Design (ISLPED'99). (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Murakami, K.: "Invited Talk : Current Status of PPRAM"Proc. 6th International Conference on VLSI and CAD (ICVC'99). 266-276 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Hashimoto, K., Tomita, H., Inoue, K., Metsugi, K., Murakami, K., et al.: "MOE : A Special-Purpose Parallel Computer for High-Speed, Large Scale Molecular Orbital Calculation"Supercomputing (SC'99). (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Yasuura, H., and Ishihara, T.: "System LSI Design Methods for Low Power LSIs"IEICE Transactions on Electronics. E83-C, 2. 143-152 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] Inoue, K., Ishihara, T., and Murakami, K.: "A High-Performance and Low-Power Cache Architecture with Speculative Way-Selection"IEICE Transactions on Electronics. E83-C, 2. 186-194 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1999 研究成果報告書概要
  • [文献書誌] 村上和彰: "情報処理最前線:システムLSIが創る新しいコンピュータ・アーキテクチャ"情報処理. 40・3. 303-307 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] K.Inoue et al.: "Way-Predicting Set-Associative Cache for High Performance and Low Energy Consumption"Proc.of International Symposium on Low Power Electronics and Desigh. 273-275 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] K.Murakami: "Invited Talk:Current Status of PPRAM"Proc,6th International on VLSI and CAD (ICVC'99). 266-276 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] K.Hashimoto et al,: "MOE:A Special-Purpose Parallel Computer for High-Speed,Large Scale Molecular Orbital Calculation"Proc,Supercomputing(SC99). 16 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] H.Yasuura et al.: "System LSI Design Methods for Low Power LSIs"IEICE Transactions on Electronice. E83-C・2. 143-152 (2000)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] K.Inoue et al.: "A High-Performance and Low-Power Cache Architecture with Sulative Way-Selection"IELCE Transactions on Electronice. E83-C・2. 186-194 (2000)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] T.Ohsawa et al.: "Optimizing the DRAM Refresh Count for Merged DRAm/Logic LSIs" Proc.1998 ACM International Symposium on Low Power Electronics and Design. 82-87 (1998)

    • 関連する報告書
      1998 実績報告書
  • [文献書誌] K.Inoue et al.: "High Bandwidth,Variable Line-Size Cache Architecture for Merged DRAM/Logic LSIs" IEICE Trans.on Electronics. E81-C・9. 1438-1447 (1998)

    • 関連する報告書
      1998 実績報告書
  • [文献書誌] K.Kai et al.: "Analyzing and Reducing the Impact of Shorter Data Retention Time on the Performance of Merged DRAM/Logic LSIs" IEICE Trans.on Electronics. E81-C・9. 1448-1454 (1998)

    • 関連する報告書
      1998 実績報告書
  • [文献書誌] T.Ohsawa et al.: "Evaluating DRAM Refresh Archtectures for Merged DRAM/Logic LSIs" IEICE Trans.on Electronics. E81-C・9. 1455-1462 (1998)

    • 関連する報告書
      1998 実績報告書
  • [文献書誌] 井上弘士ほか: "高性能/低消費エネルギー化を実現するウェイ予測セット・アソシアティブ・キャッシュ方式の提案と評価" 電子情報通信学会技術研究報告. ICD98-147. 1-8 (1998)

    • 関連する報告書
      1998 実績報告書
  • [文献書誌] K.Inoue et al.: "Dynamically Variable Line-Size Cache Exploting High On-Chip Memory Bandwidth of Merged DRAM/Logic LSIs" Proc.5th IEEE International Symposium on High-Performance Computer Architecture. 218-222 (1999)

    • 関連する報告書
      1998 実績報告書
  • [文献書誌] K.Murakami et al.: "PPRAM(Parallel Processing RAM):A Merged-DRAM/Logic System-LSI Architecture" Proc.1997 Int.Conf.Solid State Devices and Materials. 274-275 (1997)

    • 関連する報告書
      1997 実績報告書
  • [文献書誌] 井上弘士ほか: "PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討" 電子情報通信学会技術研究報告. ICD97. 25-32 (1997)

    • 関連する報告書
      1997 実績報告書
  • [文献書誌] K.Kai et al.: "A DRAM Refresh Architecture for Merged DRAM/Logic LSIs" Proc.Int.Workshop on Advanced LSIs 1997(信学技報). 145-152 (1997)

    • 関連する報告書
      1997 実績報告書
  • [文献書誌] 山崎雅也ほか: "PPRAM-Link論理階層仕様(九大案0.1版)の概要" 電子情報通信学会技術研究報告. ICD97. 11-18 (1997)

    • 関連する報告書
      1997 実績報告書
  • [文献書誌] 橋本浩二ほか: "PPRAM-Linkインタフェース・コアの開発" 情報処理学会研究報告. ARC-125. 61-66 (1997)

    • 関連する報告書
      1997 実績報告書
  • [文献書誌] 大津拓ほか: "DRAM/ロジック混載LSI向きリフレッシュ・アーキテクチャの評価" 電子情報通信学会技術研究報告. VLD97. (1998)

    • 関連する報告書
      1997 実績報告書

URL: 

公開日: 1997-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi