| 研究課題/領域番号 |
23500069
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム・ネットワーク
|
|---|
| 研究機関 | 早稲田大学 |
|---|
研究代表者 |
渡邊 孝博 早稲田大学, 理工学術院, 教授 (70230969)
|
|---|
| 研究期間 (年度) |
2011 – 2013
|
| 研究課題ステータス |
完了 (2013年度)
|
| 配分額 *注記 |
5,200千円 (直接経費: 4,000千円、間接経費: 1,200千円)
2013年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
2012年度: 1,820千円 (直接経費: 1,400千円、間接経費: 420千円)
2011年度: 1,950千円 (直接経費: 1,500千円、間接経費: 450千円)
|
|---|
| キーワード | NoC / ＳｏＣ / ＩＰ / アーキテクチャ / 低電力 / ルーティング / ＰＣＢ / 自動配線アルゴリズム / SoC / PCB / キャッシュ / 低消費電力 / バス配線 / Intellectual Property / ネットワークオンチップ (NoC) / NoC構成手法 / システムオンチップ SoC / LSIアーキテクチャ / 設計自動化 / 低消費電力アーキテクチャ / 低消費電力キャッシュ / IP / ネットワークオンチップ |
|---|
| 研究概要 |
大規模LSIシステムの実現方式であるNoC(Network on Chip)としてタイルベースアーキテクチャを採用し、設計効率向上のために、各タイルのコア部をIP再利用設計することを提案した。プロセッサコアの設計には、命令レベルでカスタマイズ可能なプロセッサIP作成手法と設計環境を構築した。2次元および3次元NoCについて、特定用途向きのアーキテクチャと、高スループットで低レイテンシおよび低消費電力のルーティングを研究し、高性能NoC構成の手法を明らかにした。さらに、NoCやSoC(System on Chip)を搭載したボードレベルの課題である配線遅延問題を解決のための配線手法を提案した。
|
