大規模システムＬＳＩフロアプランベース設計基盤技術の研究

• 研究課題/領域番号: 23560417
• 研究種目: 基盤研究(C)
• 配分区分: 基金
• 応募区分: 一般
• 研究分野: 電子デバイス・電子機器
• 研究機関: 早稲田大学
• 研究代表者: 吉村 猛 早稲田大学, 理工学術院, 教授 (80367177)
• 研究期間 (年度): 2011 – 2013
• 研究課題ステータス: 完了 (2013年度)
• 配分額: 5,070千円 (直接経費: 3,900千円、間接経費: 1,170千円); 2013年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円); 2012年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円); 2011年度: 1,950千円 (直接経費: 1,500千円、間接経費: 450千円)
• キーワード: 高位レベル合成 / フロアプラン / ネットワークオンチップ / 低消費電力設計 / 最適化 / 高位合成 / Floorplanning / Highlevel Synthesis

研究概要

大規模システムLSIの効率的な設計環境実現を目指し、高位レベル最適化とフロアプランの両面から研究開発を行った。
まず、高位レベル設計に関して、演算器の周波数、電源電圧、閾値電圧のそれぞれについて、値を最適化することにより、要求された性能を満たす範囲で消費電力を最適化する問題に取り組み、線形計画法のグラフ的解法、フローアルゴリズムによる解法を提案した。また、重要な問題の一つであるポート割り当て問題について、グラフ理論的な解法を提案した。一方、フロアプラン問題については、FPGAのためのフロアプラン手法、および2次元と3次元の特定用途向けネットワークオンチップのための物理設計手法を提案した。

研究成果

• [雑誌論文] Floorplanning and Topology Synthesis for Application-Specific Network-on-Chips (2013)
  • 著者名/発表者名: Wei Zhong, Song Chen, Bo Huang, Takeshi Yoshimura, Satoshi Goto
  • 雑誌名: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 巻: E96.A 号: 6 ページ: 1174-1184
  • DOI: 10.1587/transfun.E96.A.1174
  • NAID: 10031193803
  • ISSN: 0916-8508, 1745-1337
  • 査読あり
• [雑誌論文] Resource-Aware Multi-Layer Floorplanning for Partially Reconfigurable FPGAs (2013)
  • 著者名/発表者名: Nan Liu, Song Chen, Takeshi Yoshimura
  • 雑誌名: IEICE Transactions on Electronics 巻: E96.C 号: 4 ページ: 501-510
  • DOI: 10.1587/transele.E96.C.501
  • NAID: 10031182826
  • ISSN: 0916-8524, 1745-1353
  • 査読あり
• [雑誌論文] Floorplanning for High Utilization of Heterogeneous FPGAs (2012)
  • 著者名/発表者名: Nan Liu, Song Chen, Takeshi Yoshimura
  • 雑誌名: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 巻: E95.A 号: 9 ページ: 1529-1537
  • DOI: 10.1587/transfun.E95.A.1529
  • NAID: 10031142539
  • ISSN: 0916-8508, 1745-1337
  • 査読あり
• [雑誌論文] Cluster Generation and Network Component Insertion for Topology Synthesis of Application-Specific Network-on -Chips (2012)
  • 著者名/発表者名: Wei Zhong, Takeshi Yoshimura, B. Yu, S. Chen, S. Dong and S. Goto
  • 雑誌名: IEICE Trans.on Electronics 巻: Vol.E95-C, No.4 ページ: 535-545
  • NAID: 10030940704
  • 査読あり
• [雑誌論文] Cluster Generation and Network Component Insertion for Topology Synthesis of Application-Specific Network-on-Chips (2012)
  • 著者名/発表者名: W.Zhong,T.Yoshimura, B.Yu, S.Chen. S.Dong and S.Goto
  • 雑誌名: IEICE Transactions on Electronics 巻: E95.C 号: 4 ページ: 534-545
  • DOI: 10.1587/transele.E95.C.534
  • NAID: 10030940704
  • ISSN: 0916-8524, 1745-1353
  • 査読あり
• [学会発表] Power and Resource Aware Scheduling with Multiple Voltages (2013)
  • 著者名/発表者名: Haoran Zhang, C. Hao, N. Wang, S. Chen, T. Yoshimura
  • 学会等名: ASICON2013
  • 発表場所: Shenzhen, China
  • 年月日: 2013-10-28
• [学会発表] Port Assignment for Multiplexer and Interconnection Optimization (2013)
  • 著者名/発表者名: Cong Hao, T. Yoshimura(他3名)
  • 学会等名: ASQED2013
  • 発表場所: Penang, Malaysia
  • 年月日: 2013-08-03
• [学会発表] Topology-aware floorplanning for 3D application -specific Network-on-Chip synthesis (2013)
  • 著者名/発表者名: Bo Huang, S. Chen, W. Zhong, T.Yoshimura
  • 学会等名: Proc.IEEE ISCAS2013
  • 発表場所: Beijing, China
  • 年月日: 2013-05-19
• [学会発表] Network Simplex Method Based Multiple Voltage Scheduling in Power-Efficient High-Level Synthesis (2013)
  • 著者名/発表者名: Cong Hao, Song Chen, Takeshi Yoshimura
  • 学会等名: ASP-DAC2013
  • 発表場所: Yokohama, Japan
  • 年月日: 2013-01-22
• [学会発表] Power and Resource Aware Scheduling with Multiple Voltages (2013)
  • 著者名/発表者名: Haoran Zhang, Cong Hao, Nan Wang, Song Chen, Takeshi Yoshimura
  • 学会等名: 2013 IEEE 10th International Conference on ASIC (ASICON 2013)
  • 発表場所: Shenzhen, China
• [学会発表] Lagrangian Relaxation Based Pin Assignment and Through-Silicon Via Planning for 3-D SoCs (2013)
  • 著者名/発表者名: Wei Zhong, Song Chen, Yang Geng, Takeshi Yoshimura
  • 学会等名: 2013 IEEE 10th International Conference on ASIC (ASICON 2013)
  • 発表場所: Shenzhen, China
• [学会発表] Timing and Resource Constrained Leakage Power Aware Scheduling in High-Level Synthesis (2013)
  • 著者名/発表者名: Nan Wang, Song Chen, Takeshi Yoshimura
  • 学会等名: 2013 IEEE 10th International Conference on ASIC (ASICON 2013)
  • 発表場所: Shenzhen, China
• [学会発表] Genetic Algorithm Based Pipeline Scheduling in High-level Synthesis (2013)
  • 著者名/発表者名: Xiaohao Gao, Takeshi Yoshimura
  • 学会等名: 2013 IEEE 10th International Conference on ASIC (ASICON 2013)
  • 発表場所: Shenzhen, China
• [学会発表] Port Assignment for Multiplexer and Interconnection Optimization (2013)
  • 著者名/発表者名: Cong Hao, Haoran Zhang, S. Chen, Takeshi Yoshimura, M-Y Wu
  • 学会等名: 2013 IEEE 10th International Conference on ASIC (ASICON 2013)
  • 発表場所: Shenzhen, China
• [学会発表] Topology-aware floorplanning for 3D application-specific Network-on-Chip synthesis (2013)
  • 著者名/発表者名: Bo Huang, Song Chen, Wei Zhong, Takeshi Yoshimura
  • 学会等名: IEEE International Symposium on Circuits and Systems (ISCAS2013)
  • 発表場所: Beijing, China
• [学会発表] Mobility overlap-removal based leakage power aware scheduling in high-level synthesis (2013)
  • 著者名/発表者名: Nan Wang, Song Chen, Takeshi Yoshimura
  • 学会等名: IEEE International Symposium on Circuits and Systems (ISCAS2013)
  • 発表場所: Beijing, China
• [学会発表] A novel floorplan representation with random contour corner selecting scheme (2013)
  • 著者名/発表者名: Xiaohao Gao, Takeshi Yoshimura
  • 学会等名: IEEE TENCON Spring 2013 Conference
  • 発表場所: Sydney, Australia
• [学会発表] Min-Cut Based Leakage Power Aware Scheduling in High-Level Synthesis (2013)
  • 著者名/発表者名: Nan Wang, Song Chen and Takeshi Yoshimura
  • 学会等名: ISQED 2013
  • 発表場所: Santa Clara, USA
  • 招待講演
• [学会発表] Network Simplex Method Based Multiple Voltage Scheduling in Power-Efficient High-Level Synthesis (2013)
  • 著者名/発表者名: Cong Hao, Song Chen and Takeshi Yoshimura
  • 学会等名: ASP-DAC 2013
  • 発表場所: Yokohama, Japan
  • 招待講演
• [学会発表] Port Assignment for Interconnect Reduction in High-Level Synthesis (2012)
  • 著者名/発表者名: Cong Hao, S. Chen, Takeshi Yoshimura
  • 学会等名: VLSI-DAT2012
  • 発表場所: Hsinchu, Taiwan
  • 年月日: 2012-04-22
• [学会発表] Wirelength Driven I/O Buffer Placement for Flip-Chip with Timing-Constrained (2012)
  • 著者名/発表者名: Nan Liu, Song Chen and Takeshi Yoshimura
  • 学会等名: APC-CAS 2012
  • 発表場所: Kaohsiung, Taiwan
  • 招待講演
• [学会発表] Network-on-Chip Synthesis with Topology-Aware Floorplanning (2012)
  • 著者名/発表者名: Bo Huang，S ong Chen，WeiZhong，T. Yoshimura
  • 学会等名: International Symposium on Integrated Circuits and Systems Design (SBCCI)
  • 発表場所: Brasília, Brazil
  • 招待講演
• [学会発表] Practically Scalable Floorplanning with Voltage Island Generation (2012)
  • 著者名/発表者名: Song Chen，Xiaolin Zhang，Takeshi Yoshimura
  • 学会等名: ISLPED
  • 発表場所: Redondo Beach, CA, USA
  • 招待講演
• [学会発表] Integrating Routing Path Allocation with Network Component Placement for Application- Specific Network-on-Chips (2012)
  • 著者名/発表者名: Wei Zhong,Song Chen,Dan Su,Takeshi Yoshimura,S.Goto
  • 学会等名: ITC-CSCC
  • 発表場所: Sapporo, Japan
  • 招待講演
• [学会発表] Port Assignment for Interconnect Reduction in High-Level Synthesis (2012)
  • 著者名/発表者名: Cong Hao, Song Chen, Takeshi Yoshimura
  • 学会等名: VLSI-DAT
  • 発表場所: Hsinchu, Taiwan
  • 招待講演
• [学会発表] Floorplanning driven network-on -chip synthesis for 3-D SoCs (2011)
  • 著者名/発表者名: Wei Zhong, S. Chen, F. Ma, Takeshi Yoshimura, S. Goto
  • 学会等名: ISCAS2011
  • 発表場所: Rio De Janeiro, Brazil
  • 年月日: 2011-05-15
• [学会発表] A Low Power Technology Mapping Method for Adaptive Logic Module (2011)
  • 著者名/発表者名: Wei Chen, Yuichi Nakamura, Xiaolin Zhang, Takeshi Yoshimura
  • 学会等名: International Conference on Field-Programmable Technology
  • 発表場所: インド、ニューデリ
• [学会発表] Floorplanning driven network-on-chip synthesis for 3-D SoCs (2011)
  • 著者名/発表者名: Wei Zhong, Song Chen, Fei Ma, Takeshi Yoshimura, and Satoshi Goto
  • 学会等名: IEEE International Symposium on Circuits and Systems (ISCAS)
  • 発表場所: ブラジル、リオデジャネイロ
• [学会発表] An Efficient Level-Shifter Floorplanning Method for Multi-Voltage Design (2011)
  • 著者名/発表者名: Xiaolin Zhang, Zhi Lin, Song Chen, Takeshi Yoshimura
  • 学会等名: IEEE International Conference on ASIC (ASICON)
  • 発表場所: 中国、厦門
• [学会発表] Mobility Overlap-Removal Based Timing-Constrained Scheduling (2011)
  • 著者名/発表者名: Song Chen, Yuan Yao, Takeshi Yoshimura
  • 学会等名: IEEE International Conference on ASIC (ASICON)
  • 発表場所: 中国、厦門
• [学会発表] Port Assignment for Interconnect Reduction in High-Level Synthesis
  • 著者名/発表者名: Cong Hao, Song Chen, Takeshi Yoshimura
  • 学会等名: 2012 International Symposium on VLSI Design, Automation and Test (2012 VLSI-DAT)
  • 発表場所: 台湾