| Project/Area Number |
18500041
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Research Field |
Computer system/Network
|
|---|
| Research Institution | Tokyo Metropolitan University |
|---|
Principal Investigator |
FUKUMOTO Satoshi Tokyo Metropolitan University, システムデザイン研究科, 准教授 (50247590)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
IWASAKI Kazuhiko 首都大学東京, システムデザイン研究科, 教授 (40232649)
ARAI Masayuki 首都大学東京, システムデザイン研究科, 助教 (10336521)
|
|---|
| Project Period (FY) |
2006 – 2008
|
| Project Status |
Completed (Fiscal Year 2008)
|
| Budget Amount *help |
¥3,980,000 (Direct Cost: ¥3,500,000、Indirect Cost: ¥480,000)
Fiscal Year 2008: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000)
Fiscal Year 2007: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000)
Fiscal Year 2006: ¥1,900,000 (Direct Cost: ¥1,900,000)
|
|---|
| Keywords | 過渡故障 / ソフトエラー / 同時多重故障 / 時空間冗長プロセッサ / 性能評価尺度 / 信頼性評価尺度 / 確率モデル / FPGA / 時間冗長プロセッサ / コンデンサ放電 / 電磁波 |
|---|
| Research Abstract |
誤りからの自己回復機能を持つディペンダブル・プロセッサを実現するための基礎的検討をおこなった. 過渡的な誤りがプロセッサのクロック信号系だけに同時多重に作用する故障モデル, および, 組合せ回路部分だけに同時多重に作用する故障モデルのそれぞれに対するディペンダブル・プロセッサ構成方法の有効性と限界についての知見を得た. また, 種々の耐故障プロセッサの性能・信頼性を解析的に評価するための統一的なモデルとなり得る確率モデルを提案した
|
