A Study on Low Energy and High Performance Processor using Variable Stages Pipeline Architecture
| Project/Area Number |
19700042
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (B)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
Computer system/Network
|
|---|
| Research Institution | Mie University |
|---|
Principal Investigator |
SASAKI Takahiro Mie University, 大学院・工学研究科, 助教 (20362361)
|
|---|
| Project Period (FY) |
2007 – 2008
|
| Project Status |
Completed (Fiscal Year 2008)
|
| Budget Amount *help |
¥2,220,000 (Direct Cost: ¥1,800,000、Indirect Cost: ¥420,000)
Fiscal Year 2008: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000)
Fiscal Year 2007: ¥400,000 (Direct Cost: ¥400,000)
|
|---|
| Keywords | 低消費電力 / プロセッサ設計 / システムオンチップ / 計算機システム / 低消費電力プロセッサ / LSI設計 / グリッチ緩和 / パイプラインレジスタ / ハードウェア設計 |
|---|
| Research Abstract |
近年、ノート・パソコンや携帯電話等の携帯端末においても高性能プロセッサが搭載されつつある。例えば携帯電話の内蔵カメラで撮影した動画を送信するには複雑かつ膨大な処理が必要となる。一方でこれらの携帯端末はバッテリにより駆動することが多いため、高性能化に伴う消費電力の増大が問題となっている。そこで、本研究ではプロセッサ内部構成の動的な変更と無駄なスイッチングを削減することで、従来手法と比較してプロセッサの高性能化と低消費電力化の両立を達成した。
|
Report
(3 results)
Research Products
(14 results)
