A Study on Low Energy and High Performance Processor using Variable Stages Pipeline Architecture

• Project/Area Number: 19700042
• Research Category: Grant-in-Aid for Young Scientists (B)
• Allocation Type: Single-year Grants
• Research Field: Computer system/Network
• Research Institution: Mie University
• Principal Investigator: SASAKI Takahiro Mie University, 大学院・工学研究科, 助教 (20362361)
• Project Period (FY): 2007 – 2008
• Project Status: Completed (Fiscal Year 2008)
• Budget Amount: ¥2,220,000 (Direct Cost: ¥1,800,000、Indirect Cost: ¥420,000); Fiscal Year 2008: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000); Fiscal Year 2007: ¥400,000 (Direct Cost: ¥400,000)
• Keywords: 低消費電力 / プロセッサ設計 / システムオンチップ / 計算機システム / 低消費電力プロセッサ / LSI設計 / グリッチ緩和 / パイプラインレジスタ / ハードウェア設計

Research Abstract

近年、ノート・パソコンや携帯電話等の携帯端末においても高性能プロセッサが搭載されつつある。例えば携帯電話の内蔵カメラで撮影した動画を送信するには複雑かつ膨大な処理が必要となる。一方でこれらの携帯端末はバッテリにより駆動することが多いため、高性能化に伴う消費電力の増大が問題となっている。そこで、本研究ではプロセッサ内部構成の動的な変更と無駄なスイッチングを削減することで、従来手法と比較してプロセッサの高性能化と低消費電力化の両立を達成した。

Research Products

• [Journal Article] Evaluation of Low Energy and High Performance Processor using Variable Stages Pipeline Technique (2008)
  • Author(s): Takahiro Sasaki, Yuji Ichikawa, Tetsuo Hironaka, Toshiaki Kitamura and Toshio Kondo
  • Journal Title: IET Journal of Computer and Digital Techniques Vol.2, No.3 Pages: 230-238
  • Peer Reviewed
• [Journal Article] Evaluation of Low Energy and High Performance Processor using Variable Stages Pipeline Technique (2008)
  • Author(s): Takahiro Sasaki, Yuji Ichikawa, Tetsuo Hironaka, Toshiaki Kitamura, Toshio Kondo
  • Journal Title: IET Journal of Computer and Digital Techniques 2 Pages: 230-238
  • Peer Reviewed
• [Presentation] 可変段数パイプラインアーキテクチャ(VSP)の更なる低消費電力化手法の提案とLSI設計 (2008)
  • Author(s): 中林智之、佐々木敬泰、大野和彦、近藤利夫
  • Organizer: CPSY2008-34、pp.29-34
  • Place of Presentation: 広島県広島市
  • Year and Date: 2008-10-31
• [Presentation] 可変段数パイプラインアーキテクチャ(VSP)の更なる低消費電力化手法の提案とLSI設計 (2008)
  • Author(s): 中林智之, 佐々木敬泰, 大野和彦, 近藤利夫
  • Organizer: 電子情報通信学会コンピュータシステム研究会
  • Place of Presentation: 広島県広島市
  • Year and Date: 2008-10-31
• [Presentation] 高性能と低消費電力を両立する可変パイプライン構造の再構成デバイスへの適用 (2008)
  • Author(s): 秋田直己、佐々木敬泰、大野和彦、近藤利夫
  • Organizer: 情報処理学会アーキテクチャ研究会
  • Place of Presentation: 佐賀県佐賀市
  • Year and Date: 2008-08-06
• [Presentation] 可変パイプライン段数プロセッサの段数切替えスケジューラの設計と評価 (2008)
  • Author(s): 野村和正、佐々木敬泰、大野和彦、近藤利夫
  • Organizer: 情報処理学会アーキテクチャ研究会
  • Place of Presentation: 佐賀県佐賀市
  • Year and Date: 2008-08-06
• [Presentation] 高性能と低消費電力を両立する可変パイプライン構造の再構成デバイスへの適用 (2008)
  • Author(s): 秋田直己, 佐々木敬泰, 大野和彦, 近藤利夫
  • Organizer: 情報処理学会計算機アーキテクチャ研究会
  • Place of Presentation: 佐賀県佐賀市
  • Year and Date: 2008-08-06
• [Presentation] 可変パイプライン段数プロセッサの段数切替えスケジューラの設計と評価, (2008)
  • Author(s): 野村/和正, 佐々木敬泰, 大野和彦, 近藤利夫
  • Organizer: 情報処理学会計算機アーキテクチャ研究会
  • Place of Presentation: 佐賀県佐賀市
  • Year and Date: 2008-08-06
• [Presentation] 可変レベルキャッシュの書き戻しペナルティ軽減手法の提案 (2007)
  • Author(s): 恩賀琢也、佐々木敬泰、大野和彦、近藤利夫
  • Organizer: 情報処理学会研究報告、 情報処理学会アーキテクチャ研究会
  • Place of Presentation: 福岡県北九州市
  • Year and Date: 2007-11-22
• [Presentation] VSP (Variable Stages Pipeline)の低消費電力、高性能化 (2007)
  • Author(s): 秋田直己、佐々木敬泰、大野和彦、近藤利夫
  • Organizer: 情報処理学会研究報告、情報処理学会アーキテクチャ研究会
  • Place of Presentation: 北海道旭川市
  • Year and Date: 2007-08-02
• [Presentation] キャッシュ階層動的切り替えによる低消費電力化 (2007)
  • Author(s): 恩賀琢也、佐々木敬泰、大野和彦、近藤利夫
  • Organizer: 情報処理学会アーキテクチャ研究会
  • Place of Presentation: 北海道旭川市
  • Year and Date: 2007-08-02
• [Presentation] VSP (Variable Stages Pipeline)の低消費電力、高性能化 (2007)
  • Author(s): 秋田、佐々木、大野、近藤
  • Organizer: 情報処理学会研究報告
  • Place of Presentation: 北海道・旭川市
• [Presentation] キャッシュ階層動的切り替えによる低消費電力化 (2007)
  • Author(s): 恩賀、佐々木、大野、近藤
  • Organizer: 情報処理学会研究報告
  • Place of Presentation: 北海道・旭川市
• [Presentation] 可変レベルキャッシュの書き戻しペナルティ軽減手法の提案 (2007)
  • Author(s): 恩賀、佐々木、大野、近藤
  • Organizer: 情報処理学会研究報告
  • Place of Presentation: 福岡県・北九州市