| Project/Area Number |
19860084
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (Start-up)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
Control engineering
|
|---|
| Research Institution | Yonago National College of Technology |
|---|
Principal Investigator |
INOUE Manabu Yonago National College of Technology, 電子制御工学科, 助教 (30455159)
|
|---|
| Project Period (FY) |
2007 – 2008
|
| Project Status |
Completed (Fiscal Year 2008)
|
| Budget Amount *help |
¥2,227,000 (Direct Cost: ¥1,960,000、Indirect Cost: ¥267,000)
Fiscal Year 2008: ¥1,157,000 (Direct Cost: ¥890,000、Indirect Cost: ¥267,000)
Fiscal Year 2007: ¥1,070,000 (Direct Cost: ¥1,070,000)
|
|---|
| Keywords | PLL / ジッタ / サンプリング・レート変換 / CORDIC / SRC / オーディオ / 信号処理 / データ変換 / FPGA / 回路システム |
|---|
| Research Abstract |
本研究は,ディジタル・データの間隔を変える処理で発生する信号の歪(振幅軸歪)と,その間隔を定義するクロックの不均一さを起因とする信号の歪(時間軸歪)の改善を目指す.前者については,変換方式特有の欠点を改善し特性向上を図る回路を提案した.ソフトウェアでの検討段階だが,小さな回路での実現が予想され,携帯機器への応用が期待できる.後者には,補助回路を導入し,信号歪の原因となるクロックの不均一さを改善した.
|
