複合型メインメモリのための次世代型メモリ管理方式の創出
| Project/Area Number |
19K20232
|
|---|
| Research Category |
Grant-in-Aid for Early-Career Scientists
|
| Allocation Type | Multi-year Fund |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
佐藤 雅之 東北大学, 情報科学研究科, 准教授 (50781308)
|
|---|
| Project Period (FY) |
2019-04-01 – 2024-03-31
|
| Project Status |
Granted (Fiscal Year 2022)
|
| Budget Amount *help |
¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2022: ¥780,000 (Direct Cost: ¥600,000、Indirect Cost: ¥180,000)
Fiscal Year 2021: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
Fiscal Year 2020: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000)
Fiscal Year 2019: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
|
|---|
| Keywords | メモリシステム / 複合型メインメモリ / メタデータ / プリフェッチ / 性能 / 消費電力 / データ管理 / アクセスパターン / 低消費電力 / 高性能 / 積層メモリ / データ置換 |
|---|
| Outline of Research at the Start |
大容量かつ高性能な次世代メモリシステムを実現するものとして，高バンド幅積層メモリモジュールと大容量外部メモリモジュールを併用した複合型メインメモリが注目されている．一方，各モジュールに分けて保存されるデータをアプリケーションの実行状況に合わせてどう管理するかが実現に向けた重要な課題である．そこで，複合型メインメモリに必要となる高効率なメモリ管理方式の実現を本研究の目的とし，搭載された各メモリモジュールの性能をアプリケーションの高効率実行のために最大限引き出せるような要素技術の検討を行う．これにより，次世代の複合型メインメモリの実現に向けて必要となる要件を明らかにする．
|
| Outline of Annual Research Achievements |
次世代のメモリシステムとして，高バンド幅積層メモリモジュールと大容量外部メモリモジュールを併用した複合型メインメモリが注目されている．一方で，複合型メインメモリでは，2つのモジュールに分けて保存されるデータをアプリケーションの実行状況に合わせてどう管理するかが性能向上や低消費電力化への課題となる．このことから，複合型メインメモリが将来主流になることを見据え，高効率なデータ管理方式を実現することを目的とし，研究を遂行してきた．
本年度は高性能なメモリ管理機構についてより詳細な設計と評価を行った．特に，メインメモリのための低オーバーヘッドメモリ管理戦略の方式について詳細な検討を行った．メインメモリではメタデータを管理するための保持コストを抑制する一方で，メタデータへのアクセスを起因とする実行時のオーバーヘッドを削減する必要がある．そこで，近年の高性能なマイクロプロセッサに例外なく含まれるベクトル演算ユニットを活用し，メタデータ取得のための実行時オーバーヘッドを削減する手法の確立に取り組んだ．この取り組みで注目している間接メモリアクセスは，真に必要なデータを取得するために相対位置の把握とアドレス変換に必要なメタデータを必要とする．間接メモリアクセスではアクセスパターンが一定しないため，全てのロードされるべき要素においてメタデータに基づくアドレス変換を行う必要がある．しかし，そのメタデータをアクセスするための機構へのアクセスへの負荷が高くなる．そこで，本機構は，次世代高性能計算基盤が元来内部に持つベクトル演算機構を応用し，間接メモリアクセス間のページアドレスの重複を検知することにより，変換回数を削減する．本機構により，メモリアクセスのためのメタデータによる実行時オーバーヘッドの削減が可能となり，複合型メモリシステムの性能向上を低いハードウェアコストで実現できることを明らかにした．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本年度は，複合型メインメモリのための高効率なデータ管理方式に向けて，近年の高性能なマイクロプロセッサに例外なく含まれるベクトル演算機構を活用し，メタデータ取得のための実行時オーバーヘッドを削減する手法の確立に取り組んだ．本機構は，間接メモリアクセス間のページアドレスの重複を事前に検知することにより，メタデータを用いるオーバーヘッドを削減する．本成果は高性能計算に関する国際会議SCの併催ワークショップにて発表し，初期評価結果を論文としてまとめることができた．また，本成果に基づき，ジャーナル論文化を現在進めている．以上のことから，概ね計画通りに研究が進捗していると言える．
|
| Strategy for Future Research Activity |
引き続き，複合型メインメモリのための高効率なデータ管理方式に向けて検討を進める．特に，今年度行ったベクトル演算機構を応用し間接メモリアクセス間のページアドレスの重複を検知する機構の設計とその結果に基づき，論文化を進める．これにより成果の国際論文誌への投稿に引き続き取り組む．また，最終年度とそして本プロジェクト取り組みのまとめを行う．
|
Report
(4 results)
Research Products
(7 results)
