Study of slow trap characteristics and reduction methods of its density in Ge MOS interfaces for future devices.
| Project/Area Number |
20K14779
|
|---|
| Research Category |
Grant-in-Aid for Early-Career Scientists
|
| Allocation Type | Multi-year Fund |
|---|
| Review Section |
Basic Section 21050:Electric and electronic materials-related
|
|---|
| Research Institution | Chiba University (2021-2022)
Tokyo University of Science (2020) |
|---|
Principal Investigator |
Ke Mengnan 千葉大学, 大学院工学研究院, 助教 (40849402)
|
|---|
| Project Period (FY) |
2020-04-01 – 2023-03-31
|
| Project Status |
Completed (Fiscal Year 2022)
|
| Budget Amount *help |
¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2022: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000)
Fiscal Year 2021: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000)
Fiscal Year 2020: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
|
|---|
| Keywords | MOS界面 / ゲルマニウム / MOSFET / 遅い準位 / 界面準位 / 半導体デバイス / トランジスタ / 信頼性 / Ge |
|---|
| Outline of Research at the Start |
AI・IoT技術の発展により更なる微細CMOS技術が求められており、中でも高性能・高信頼性Ge-CMOSの実現が期待されている。しかし、Ge-MOS界面近傍に存在する大量な遅い準位が原因で、Geトランジスタの信頼性は大きな問題となっている。本研究は、以下の三点を目的として行われる。 (1) 測定時間と温度に関する遅い準位密度を評価するための新しい手法とエネルギー分布を解明するための新しい方法を提案する。(2) 長時間チャネル電流シフトへの影響を説明する理論モデルを確立する。(3) 非常に薄いEOTと低い界面準位密度を確保するという前提で，遅い準位密度の低減技術の開発を行う。
|
| Outline of Final Research Achievements |
(1)We have evaluated the densities of existing, generated electron slow trap and hole trap density for Al2O3/Y2O3/GeOx/n-Ge MOS interfaces with post-PO and Al2O3/GeOx/n-Ge MOS interfaces with post- and pre-PO. The pre-PO and Y2O3 insertion have been found to reduce existing and generated slow electron traps, respectively, contributing to the reduction in total slow trap density.
(2)We have discriminated the different types of slow traps in Ge nMOS interfaces in large Eox. It was found that only existing slow traps are responsible in low Eox, while generation of slow traps and hole trapping additionally occur in high Eox.
(3)A new measurement procedure to discriminate hole and electron slow traps has been proposed and applied to Al2O3/GeOx/p-Ge gate stacks. Both electron and hole slow trap densities have been successfully evaluated in p-Ge MOS capacitors The electron slow traps, evident under the strong inversion condition, is very important in understanding the Nst-Eox relationship.
|
| Academic Significance and Societal Importance of the Research Achievements |
近年Si CMOS微細化による種々の物理的限界の顕在化が問題となっており、Siよりも移動度の高い半導体を利用して電流駆動力を向上させるMOSトランジスタ技術に注目が集まっている。Geは、高い電子移動度と正孔移動度をもち、かつSiプラットフォームとも比較的親和性が高いことから、未来のチャネル材料の最優先候補として考えられている。本研究は、Geを用いた高性能のトランジスタ実現のために必須の高品質Ge MOS構造の形成技術の提案と物理的機構の解明について研究を進めてきた。特に、Geトランジスタの閾値変動の起源と考えられている界面近傍の遅い準位の物理的機構の解明とその密度の低減手法の提案した。
|
Report
(3 results)
Research Products
(1 results)
