• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

Development of a novel CAD technique considering timing characteristics and computational importance of approximate computing circuits

Research Project

Project/Area Number 20K19767
Research Category

Grant-in-Aid for Early-Career Scientists

Allocation TypeMulti-year Fund
Review Section Basic Section 60040:Computer system-related
Research InstitutionNagoya University

Principal Investigator

Yutaka Masuda  名古屋大学, 情報学研究科, 准教授 (60845527)

Project Period (FY) 2020-04-01 – 2023-03-31
Project Status Completed (Fiscal Year 2022)
Budget Amount *help
¥4,290,000 (Direct Cost: ¥3,300,000、Indirect Cost: ¥990,000)
Fiscal Year 2022: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000)
Fiscal Year 2021: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000)
Fiscal Year 2020: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
Keywords近似コンピューティング / CAD / 計算重要度
Outline of Research at the Start

集積回路の新たな設計パラダイムとして「重要な計算のみを正確に実行する」近似コン
ピューティング (AC) が期待されており、AC 回路の設計開発支援 (CAD) 技術が強く望まれている。申請者は、これまでの CAD 技術の研究で、(a)回路性能を高速に推定する技術、(b)回路寿命を考慮したタイミング最適化技術、(c)製造後テストの容易化技術を開発した。本研究では、これらの技術を発展させ、AC 回路の CAD 技術を世界に先駆けて開発する。「計算の重要度」を CAD 技術上に新たに取り入れて、AC 回路の性能評価技術、タイミング最適化技術、製造後テスト技術を一貫して開発する。

Outline of Final Research Achievements

In this work, we developed computer-aided design (CAD) techniques for approximate computing (AC) circuits. The objective is to enhance the performance of AC circuits while satisfying the constraints of computational quality. In this research, we have worked on the development of (a) performance evaluation techniques, (b) timing optimization techniques, and (c) verification and testing techniques. In (a), we developed an importance evaluation technology using Fault Injection (FI). In (b), we focused on voltage over-scaling (VOS) and proposed timing optimization techniques for the VOS circuit. In (c), we proposed a technique that verifies test patterns violating quality constraints. The proposed approach embeds a Design Under Test (DUT) mechanism in the hardware description language and investigates the test patterns violating the constraint with fuzzing.

Academic Significance and Societal Importance of the Research Achievements

近似コンピューティング(AC)では「どの計算にどのように近似を導入するべきか?」という問題を慎重に決定する必要がある。しかし従来のCAD技術ではすべての計算を正確に実行することを前提としており、AC 回路の設計検証への利用に課題が存在した。本研究で開発したCAD技術は、計算の重要度を新たな指標として取り入れることで、「重要な計算を正確に実行しているか」という点を定量的に評価しつつ、AC回路の消費電力、回路面積、性能の向上に貢献する。AC回路の設計検証基盤を確立することにより、ACと親和性の高いアプリ(機械学習や IoTなど)の実用化を促進できるため、本成果の社会への還元効果も十分に期待できる。

Report

(4 results)
  • 2022 Annual Research Report   Final Research Report ( PDF )
  • 2021 Research-status Report
  • 2020 Research-status Report
  • Research Products

    (14 results)

All 2023 2022 2021 2020

All Journal Article (2 results) (of which Peer Reviewed: 2 results,  Open Access: 1 results) Presentation (12 results) (of which Int'l Joint Research: 3 results)

  • [Journal Article] Dynamic Verification Framework of Approximate Computing Circuits using Quality-Aware Coverage-Based Grey-Box Fuzzing2023

    • Author(s)
      MASUDA Yutaka、HONDA Yusei、ISHIHARA Tohru
    • Journal Title

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      Volume: E106.A Issue: 3 Pages: 514-522

    • DOI

      10.1587/transfun.2022VLP0002

    • ISSN
      0916-8508, 1745-1337
    • Year and Date
      2023-03-01
    • Related Report
      2022 Annual Research Report
    • Peer Reviewed
  • [Journal Article] Low-Power Design Methodology of Voltage Over-Scalable Circuit with Critical Path Isolation and Bit-Width Scaling2022

    • Author(s)
      MASUDA Yutaka、NAGAYAMA Jun、CHENG TaiYu、ISHIHARA Tohru、MOMIYAMA Yoichi、HASHIMOTO Masanori
    • Journal Title

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      Volume: E105.A Issue: 3 Pages: 509-517

    • DOI

      10.1587/transfun.2021VLP0002

    • NAID

      130008165469

    • ISSN
      0916-8508, 1745-1337
    • Year and Date
      2022-03-01
    • Related Report
      2022 Annual Research Report 2021 Research-status Report
    • Peer Reviewed / Open Access
  • [Presentation] 近似計算回路の低消費電力化に向けた故障挿入を用いた冗長なフリップフロッ プの特定2023

    • Author(s)
      陸佳萱、増田豊、石原亨
    • Organizer
      電子情報通信学会 VLSI 設計技術研究会
    • Related Report
      2022 Annual Research Report
  • [Presentation] 近似計算の品質検証に向けたファジングのフィードバック調整手法の一検討2023

    • Author(s)
      本多佑成、増田豊、石原亨
    • Organizer
      第 244 回 ARC・第 202 回 SLDM・第 62 回 EMB 合同研究発表会 (ETNET2023)
    • Related Report
      2022 Annual Research Report
  • [Presentation] An efficient fault injection algorithm for identifying unimportant FFs in approximate computing circuits2023

    • Author(s)
      Jiaxuan Lu、Yutaka Masuda、Tohru Ishihara
    • Organizer
      Design, Automation and Test in Europe Conference (DATE2023)
    • Related Report
      2022 Annual Research Report
    • Int'l Joint Research
  • [Presentation] Importance evaluation methodology of FFs for design optimization of approximate computing circuit2022

    • Author(s)
      Jiaxuan Lu、Yutaka Masuda、Tohru Ishihara
    • Organizer
      24th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI2022)
    • Related Report
      2022 Annual Research Report
    • Int'l Joint Research
  • [Presentation] Dynamic verification of approximate computing circuits using coverage-based grey-box fuzzing2021

    • Author(s)
      K. Yoshisue, Y. Masuda, and T. Ishihara
    • Organizer
      2021 IEEE 27th International Symposium on On-Line Testing and Robust System Design (IOLTS)
    • Related Report
      2021 Research-status Report
    • Int'l Joint Research
  • [Presentation] 近似コンピューティング回路の設計最適化に向けた計算重要度評価技術2021

    • Author(s)
      陸佳萱, 増田豊, 石原亨
    • Organizer
      第195回システムとLSIの設計技術研究
    • Related Report
      2021 Research-status Report
  • [Presentation] ファジングと高位合成を用いた近似コンピューティング回路のタイミング検証手法2021

    • Author(s)
      熊谷僚太, 増田豊, 石原亨
    • Organizer
      第195回システムとLSIの設計技術研究
    • Related Report
      2021 Research-status Report
  • [Presentation] 近似コンピューティング回路の品質検証を高速化するファジングテスト法2021

    • Author(s)
      本多佑成, 増田豊, 石原亨
    • Organizer
      第195回システムとLSIの設計技術研究
    • Related Report
      2021 Research-status Report
  • [Presentation] Critical Path Isolation and Bit-Width Scaling Are Highly Compatible for Voltage Over-Scalable Design2021

    • Author(s)
      Yutaka Masuda, Jun Nagayama, TaiYu Cheng, Tohru Ishihara, Yoichi Momiyama, and Masanori Hashimoto
    • Organizer
      IEEE Design, Automation and Test in Europe Conference (DATE)
    • Related Report
      2020 Research-status Report
  • [Presentation] Variation-Tolerant Voltage Over-Scalable Design with Critical Path Isolation and Bit-Width Scaling2020

    • Author(s)
      Yutaka Masuda, Jun Nagayama, TaiYu Cheng, Tohru Ishihara, Yoichi Momiyama, and Masanori Hashimoto
    • Organizer
      International Workshop on Logic & Synthesis (IWLS)
    • Related Report
      2020 Research-status Report
  • [Presentation] ファジングを用いた近似コンピューティング回路の品質検証手法の一検討2020

    • Author(s)
      吉末和樹,増田豊,石原亨
    • Organizer
      デザインガイア2020
    • Related Report
      2020 Research-status Report
  • [Presentation] クリティカルパス・アイソレーションとビット幅削減を用いた過電圧スケーリング向け省電力設計手法2020

    • Author(s)
      増田豊, 長山準, 鄭泰禹, 石原亨, 籾山陽一, 橋本昌宜
    • Organizer
      情報処理学会DA シンポジウム
    • Related Report
      2020 Research-status Report

URL: 

Published: 2020-04-28   Modified: 2024-01-30  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi