シリコン検出器上に直接形成されたCMOS回路の高速熱窒化法による耐放射線化の研究

1998 Fiscal Year Annual Research Report

• Project/Area Number: 09354003
• Research Institution: The High Energy Accelerator Research Organization
• Principal Investigator: 池田 博一 高エネルギー加速器研究機構, 素粒子原子核研究所, 助教授 (10132680)
• Co-Investigator(Kenkyū-buntansha): 斉藤 豊 インターチップ(株), 開発部, 部長 ; 奥野 祥二 神奈川大学, 工学部, 助手 (90281451) ; 福永 力 東京都立大学, 教養部, 助教授 (00189961) ; 田島 広康 東京大学, 理学部, 助手 (80222107) ; 松田 武 高エネルギー加速器研究機構, 素粒子原子核研究所, 助教授 (10029564)
• Keywords: 高エネルギー物理学 / 飛跡検出器 / シリコン検出器 / CMOS前置増幅器 / CMOS集積回路 / 高速熱窒化法 / 放射線損傷 / ラド・ハード

Research Abstract

高エネルギー物理学における将来の高輝度衝突型加速器実験への応用を目的として、シリコン・ストリップまたはピクセル検出器をそれらの読み出し回路とともに同一シリコン・ウェハー上に作り込むための基礎技術の開発を行った。前年度は読み出し回路として、低消費電力及び高集積化の観点から、CMOS回路に特定して、単体トランジスターの放射線損傷に関する特性評価および大規模集積回路の予備的開発を行った。これらのテストサンプルについて詳細な耐放射線特性の評価をおこなったところ、初期特性のわずがなずれが放射線照射によって拡大され、放射線耐性のばらつきを支配している可能性が明らかになった。この初期特性は回路が作り込まれたウェハー上の位置との相関が認められることから半導体プロセスに何らかの原因が求められる。特に、耐放射線性の向上のために微細化プロセスを採用したこと、高速熱窒化法によってゲート酸化膜の耐放射線性を改善したこと、また回路構成上、高抵抗ポリシリコンを用いたダンピング抵抗を積分回路に挿入し低周波の擾乱に対する対策をほどこしたことなどが間接的かつ相互に影響していることが考えられる。ウェハー面内での回路特性の均一化は将来の実用的な規模のピクセル検出器を実現するためには必須の要件である。そこで、今年度はウエハー面内での素子特性の均一化をめざして、ばらつき特性を確認し、さらに、半導体体プロセスの最適化を行うこととした。

Research Products

• [Publications] K.Sato: "10-bit CMOS Optical Link System for Silicon Vertex Detetctor of BELLE" IEEE Trans.on Nucl.Sci. 45. 829-832 (1988)
• [Publications] I.Imaida: "A New tracking Satellite-borne Solar Neutrons Detecor" Nucl.Instr.& Meth.A. 421. 99-112 (1999)
• [Publications] J.S.Lange: "Transputer self-organizing algorithm for beam background rejection at the BELLE silicon vertex detector" Nucl.Instr.& Meth.A. 420. 288-309 (1999)