1999 Fiscal Year Annual Research Report
メモリ/ロジック混載技術に基づく大規模集積回路システム・アーキテクチャの研究開発
| Project/Area Number |
09358005
|
|---|
| Research Institution | KYUSHU UNIVERSITY |
|---|
Principal Investigator |
村上 和彰 九州大学, 大学院・システム情報科学研究科, 助教授 (10200263)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
宮崎 明雄 九州大学, 大学院・システム情報科学研究科, 助教授 (70192763)
谷口 秀夫 九州大学, 大学院・システム情報科学研究科, 助教授 (70253507)
安浦 寛人 九州大学, 大学院・システム情報科学研究科, 教授 (80135540)
澤田 直 九州大学, 大学院・システム情報科学研究科, 助手 (70235464)
岩井原 瑞穂 九州大学, 大学院・システム情報科学研究科, 助教授 (40253538)
|
|---|
| Keywords | メモリ / ロジック混載 / システムLSI / 並列 / 分散処理 / 通信インタフェース / 低消費電力化 / 計算機アーキテクチャ / キャッシュメモリ / 分子軌道法 |
|---|
| Research Abstract |
本研究では,メモリ(特にDRAM)/ロジック混載LSI技術,並列/分散処理技術,および,LSI間高速通信インタフェース技術に立脚したシステムLSIアーキテクチャおよびコンピュータ/電子機器システム・アーキテクチャ(PPRAN:Parallel Processing RAM)を開発することを主目的としている。本年度は,主に以下の研究を遂行した。
1.PPRAM向き並列/分散アプリケーションの開発:平成10年度に整数プロセッサ,浮動小数点プロセッサ,1Mb SRAM,PPRAM-Linkインタフェースを混載したPPRAMチップを0.35μm CMOS技術を用いて開発し,同チップを6個搭載したPPRAM評価ボード,ならびに,同ボードを4枚実装したPPRAMプロトタイプ・システムを開発した。本年度は,本システムに計算化学の1つである非経験的分子軌道法プログラムを実装した。
2.PPRAM向きマルチメディア・アプリケーションの開発:平成10年度にFPGAを用いて実装したPPRAM-LinkインタフェースおよびPCIバス・インタフェースをベースに,同FPGAを用いてウェーブレット変換ハードウェアを実装した。そして,これを用いて動画像用電子透かし埋め込み/検出システムを開発した。
3.チップマルチプロセッサ・アーキテクチャに関する研究:1個のチップ上に複数のプロセッサを実装する「チップマルチプロセッサ」の実現が可能となってきているが,その時の並列処理方法の1つである「制御並列処理」に着目して,その設計空間を定義し,各設計点の活用し得る命令レベル並列度を評価する環境を構築した。
|
Research Products
(6 results)
-
[Publications] 村上和彰: "情報処理最前線:システムLSIが創る新しいコンピュータ・アーキテクチャ"情報処理. 40・3. 303-307 (1999)
-
[Publications] K.Inoue et al.: "Way-Predicting Set-Associative Cache for High Performance and Low Energy Consumption"Proc.of International Symposium on Low Power Electronics and Desigh. 273-275 (1999)
-
[Publications] K.Murakami: "Invited Talk:Current Status of PPRAM"Proc,6th International on VLSI and CAD (ICVC'99). 266-276 (1999)
-
[Publications] K.Hashimoto et al,: "MOE:A Special-Purpose Parallel Computer for High-Speed,Large Scale Molecular Orbital Calculation"Proc,Supercomputing(SC99). 16 (1999)
-
[Publications] H.Yasuura et al.: "System LSI Design Methods for Low Power LSIs"IEICE Transactions on Electronice. E83-C・2. 143-152 (2000)
-
[Publications] K.Inoue et al.: "A High-Performance and Low-Power Cache Architecture with Sulative Way-Selection"IELCE Transactions on Electronice. E83-C・2. 186-194 (2000)
