1998 Fiscal Year Annual Research Report
| Project/Area Number |
10650339
|
|---|
| Research Institution | University of Miyazaki |
|---|
Principal Investigator |
石塚 興彦 宮崎大学, 工学部, 教授 (90040980)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
淡野 公一 宮崎大学, 工学部, 助手 (50260740)
唐 政 宮崎大学, 工学部, 助教授 (90227299)
|
|---|
| Keywords | フローティング・ゲート / ニューロンMOS / ダウンリテラル回路 / 多値SRAM / 量子化回路 |
|---|
| Research Abstract |
本研究では、フローティング・ゲートを有するMOSトランジスタ(ニューロンMOS)を用い、量子化回路により構成した、高性能な多値SRAMの開発を行う。先ず、基本回路として、2個のニューロンMOSを用いて、ダウンリテラル回路を設計した。この回路は原理的には、2値インバータと同じであるが、ニューロンMOSのゲート電圧に、バイアス電圧が加えられている。この電圧を変化させることにより、トランジスタのON、OFFを決めるしきい値電圧を制御できる。すなわち、従来のNMOS、又はCMOSインバータを用いる場合と比べて、複雑な多レベルイオン注入技術を用いる必要もなく、又W/L比を帰ることによるチップ面積の増大もない。又、デバイスパラメータのミスマッチによるしきい値の誤差をバイアス電圧の調整で、補正することが可能である。又、ニューロンMOSを用いたことにより、1V程度の低電圧化が可能となった。消費電力の点でも、従来のCMOSとほぼ同等の値で動作する。このダウンリテラル回路と2値のCMOS and/orゲートを接続して、4値量子化回路を設計し、更に4値量子化回路に、書き込み、記憶及びリセットを行う制御回路を付加し、4値SRAMが実現された。これに対して、HSPICEによる検証を行い、静特性、遅延時間について調べた。その結果、静特性には、何ら問題がないが、遅延時間に関しては、ニューロンMOSのフローティング・ゲート容量を押さえる必要があることが分かった。この点については、来年度以降検討を加え、同時に、LSI設計を行う予定である。これらの成果については、電子情報通信学会の研究会で発表し、又学内の紀要や国際会議論文集での採録が決定している。
|
-
[Publications] Ting Shen, Okihiko Ishizuka et al.: "Down Literal Circuits with Neuron-MOS Transistors and Its Applications" Proc.of Int.Symp.on Multiple-Valuecl Logic. 29<採録決定>. (1999)
-
[Publications] 首藤真、石塚興彦他: "量子化回路による4値SRAMの構成と解析" 宮崎大学工学部紀要. 28<採録決定>. (1999)
