1999 Fiscal Year Annual Research Report
| Project/Area Number |
10650339
|
|---|
| Research Institution | University of Miyazaki |
|---|
Principal Investigator |
石塚 興彦 宮崎大学, 工学部, 教授 (90040980)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
淡野 公一 宮崎大学, 工学部, 助手 (50260740)
唐 政 宮崎大学, 工学部, 助教授 (90227299)
|
|---|
| Keywords | フローティング・ゲート / ニューロンMOS / 多値SRAM / LSI設計 / 量子化回路 |
|---|
| Research Abstract |
本研究では、フローティング・ゲートを有するMOSトランジスタ(ニューロンMOS)を用い、量子化回路により構成した、高性能な多値SRAMの開発を行う。昨年の研究に引き続き、4値量子化回路のLSI設計に取り組み、VDECに試作を依頼した。設計には、EWS上で動作するレイアウト設計用ツールを用い、最小面積となるセルの設計が実現できた。正常動作の確認と、スピードの検証は、本学に導入されたHSpiceを用いて解析された。その結果、速度の点で、まだ問題があることが分かり、ニューロンMOSトランジスタの入力ゲートとフローティングゲートの容量を様々に変化させたものを設計した。これらは、間もなく我々の手元に送られてくる予定なので、到着次第、実験に取り掛かる予定である。一方、昨年報告したニューロンMOSによるダウンリテラル回路を発展させた、多入力可変しきい値回路の研究に着手した。ダウンリテラル回路と同様にゲート電圧に、バイアス電圧が加えられており、この電圧を変化させることにより、トランジスタのON、OFFを決めるしきい値電圧を制御できる。この回路は、2値のCMOS NAND NOR回路を多値に拡張したものと位置づけられ、理論的に、様々な多値論関数が実現可能である。現在、基本回路のHSpiceを用いたシミュレーションによって、動作の確認が終わり、回路の構成について、研究を行っている段階である。今後更に検討を加え、この回路を多値SRAMに適用するつもりである。又、来年度は、本研究課題の最終年に当たるので、これまでの成果を踏まえて、目的とした、多値SRAMのLSI化に取り組む予定でる。上記のの成果については、学内の紀要や国際会議で発表し、又採録が決定している。
|
-
[Publications] J.Shen,K.Yanno,O.Ishizuka: "Down Literal Cirowits with Neuron-MOS transistor and Its Applications"Proc.Int.Symp.on Multiple-Valned Logic. 29. 180-185 (1999)
-
[Publications] 首藤真,真方弘志,淡野公一,石塚興彦: "量子化回路による4値SRAMの構成と解析"宮崎大学工学部紀要. 28. 151-156 (1999)
-
[Publications] M.Syuto,K.Tanno O.Ishizuka,Z.Taug: "Multiple-Valuod basic operational circuits with neuron-MOS transistors"Proc.Int.Symp.on Nonlinear Theory and its Application. 1. 85-88 (1999)
-
[Publications] M.Syuto,J.Shen,K.Tomo,O.Ishizuka: "Multi-Input Variable-Threshold Circuits for Multi-Valued Logic Furctions"Proc.Int.Symp.on Multiple-ValuedLogic. 30<採録決定>. (2000)
