2000 Fiscal Year Annual Research Report
| Project/Area Number |
10650339
|
|---|
| Research Institution | University of Miyazaki |
|---|
Principal Investigator |
石塚 興彦 宮崎大学, 工学部, 教授 (90040980)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
淡野 公一 宮崎大学, 工学部, 助教授 (50260740)
|
|---|
| Keywords | フローティングゲート / ニューロンMOS / 多値SRAM / LSI設計 / 量子化回路 / ダウンリテラル回路 |
|---|
| Research Abstract |
本研究では、フローティング・ゲートを有するMOSトランジスタ(ニューロンMOS)を用い、量子化回路により構成した高性能な多値SRAMの開発を行ってきた。平成10年度では、基本回路として2個のニューロンMOSを用いて、ダウンリテラル回路を設計した。このダウンリテラル回路と2値のCMOS and/orゲートを接続して、4値量子化回路を設計し、更に4値量子化回路に、書き込み、記憶及びリセットを行う制御回路を付加し、4値SRAMが実現された。更に、平成11年度では、4値量子化回路のLSI設計に取り組み、VDECに試作を依頼した。設計には、EWS上で動作するレイアウト設計用ツールを用い、最小面積となるセルの設計が実現できた。正常動作の確認と、スピードの検証は、本学に導入されたHSpiceを用いて解析された。その結果、速度の点で、まだ問題があることが分かり、ニューロンMOSトランジスタの入力ゲートとフローティングゲートの容量を様々に変化させたものを設計した。平成12年度では、設計されたこれらのLSIについての実験を行った。この結果、静特性においては、理論通りの動作が確認された。動特性においては、初期電荷を0にする方法が確立できず、今後に課題が残された。この問題の解決のため、日時が費やされ、最終的な多値SRAMのLSI化については、年度内に完成しなかった。この点については、引き続き研究を行い、VDECを通じてLSI試作を行うつもりである。一方、ニューロンMOSによるダウンリテラル回路については、その後、高性能化と応用の拡大が図られた。特に、遷移特性が一段と向上し、高スイッチング感度を達成できた。応用回路としては、多入力可変しきい値回路、パスゲート、多レベル生成器、多値MIN回路、多値反転回路など、多数の回路を提案した。これらは、すべて、量子化回路の改善に役立つものであり、多値SRAMの構成に必要不可欠なものである。
|
-
[Publications] J.Shen: "Application of neuron-MOS to current-mode multi-valued logic circuits"Proc.of IEEE Int.Symp.on Multiple-Valued Logic. 28. 128-133 (1998)
-
[Publications] 安村正之: "多値SRAMの構成と解析"宮崎大学工学部紀要. 第27号. 127-131 (1998)
-
[Publications] J.Shen: "Neuron-MOS current mirror circuit and its application to multi-valued logic"IEICE Trans.on Information and Systems. E82-D,5. 940-948 (1999)
-
[Publications] J.Shen: "Down literal circuit with neuron-MOS transistors and its applications"Proc.of IEEE Int.Symp.on Multiple-Valued Iogic. 29. 180-185 (1999)
-
[Publications] 首藤真: "量子化回路による4値SRAMの構成と解析"宮崎大学工学部紀要. 第28号. 151-156 (1999)
-
[Publications] M.Syuto: "Multiple-valued basic operational circuits with neuron-MOS transistors"Proc.of Int.Symp.on Nonlinear Theory and its Application. 1. 85-88 (1999)
-
[Publications] K.Tanno: "Design of multiple-valued logic circuits using neuron-MOS transistors"Proc.of The 9th International Workshop on Post-Binary Ultra-Large-Scale Integration Systems. 28-31 (2000)
-
[Publications] J.Shen: "Multi-valued logic pass gate network using neuron-MOS transistors"Proc.of IEEE Int.Symp.on Multiple-Valued Logic. 30. 15-20 (2000)
-
[Publications] M.Syuto: "Multi-input variable-threshold circuits for multi-valued logic functions"Proc.of IEEE Int.Symp.on Multiple-Valued Logic. 30. 27-32 (2000)
-
[Publications] M.Inaba: "Characteristics of neuron MOS LSI for multi-valued logic"Proc.of Int.Symp.on Nonlinear theory and its Application. 1,6-B. 405-408 (2000)
-
[Publications] M.Syuto: "Synthesis and Implementation of Multi-Input Variable-Threshold Functions"MULTIPLE-VALUED LOGIC - An Intertional Journal. (採録決定). (2001)
-
[Publications] M.Inaba: "Voltage-Mode Variable Threshold Circuits with Neuron MOS Transistors for Multi-Valued Logic"MULTIPLE-VALUED LOGIC - An International Journal. (採録決定). (2001)
