1999 Fiscal Year Annual Research Report
環境適応型のハードウェアとソフトウェアの構成手法に関する研究
| Project/Area Number |
11480068
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
渡邉 勝正 奈良先端科学技術大学院大学, 情報科学研究科, 教授 (60026078)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
堀山 貴史 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (60314530)
木村 晋二 奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (20183303)
高木 一義 名古屋大学, 大学院・工学研究科, 講師 (70273844)
|
|---|
| Keywords | 環境適応 / 能動形プログラム / 知識ベース / 再構成可能性 / 高位合成 / 論理合成 / ハードウェアのタイミング検証 |
|---|
| Research Abstract |
本研究は、環境適応型のハードウェアとソフトウェアの構成をテーマとしている。とくに、情報システム全体を一つのハードウェアとして実現できるシステムLSIにおいて、システムLSIに適応可能な部分を導入することで、環境に適応して自律的に構成を変化できる情報システムの構築手法の研究を目的とする。
平成11年度は、環境適応可能なシステムのメカニズムの記述方法について研究を行い、関数が自分で外界を観測して起動する能動形プログラミング方法を提案し、実際に記述を行って有効性を確認した。また、外界の情報を得る手法として、二分決定グラフを用いたデータの理論的な記述方法と知識発見手法に関して研究を行った。
第二に、環境適応可能なシステムのメカニズムの実現手法に関して、外部に再構成可能な機構を付けたJavaプロセッサの方式を提案し、実際に設計を行った。この設計に関しては2000年1月のアジア南太平洋設計自動化国際会議(Asia and South Pacific Design Automation Conference 2000)のUniversity LSI Desing ContestでSpecial Feature Awardを受賞した。また、音声認識ハードウェアに関しても基本設計と、LSIの試作を行った。
第三に、ハードウェアの合成手法については、ソフトウェアの記述言語であるC言語からの高位レベルでのハードウェアの生成とレジスタのビット幅の最適化に関する研究を行うと同時に、論理合成手法についても研究を行い、適用回路の規模に関してロバストな論理合成手法の提案と実回路での有効性の検証を行った。さらに、高速な環境適応ハードウェア設計時の大きな問題の一つである機能検証について、マルチクロック経路に着目し、論理関数の効率の良い処理手法であるSAT法を用いた解析手法を提案した。
|
Research Products
(6 results)
-
[Publications] 渡邉勝正、朱強、相良かおる、木村晋: "能動型プログラミングとスレッドによる実現"日本ソフトウエア科学会第16回大会論文集. E5-1. 193-196 (1999)
-
[Publications] T.Horiyama and T.Ibaraki: "Ordered Binary Decision Diahrams as Knowledge-Bases"Lecture Notes in Computer Science (LNCS). 174. 83-92 (1999)
-
[Publications] S.Kimura,H.Kida,K.Takagi 他: "An Apptication Specific Java Processor with Recnfigurahilities"Proc.Of Asia and South Pacific Design Automoaion Conference. 25-26 (2000)
-
[Publications] O.Ogawa,K,,Y.Itoh,S.Kimura K.Watanabe: "Hardware Synthesis form C Programs with Estimation"IEICE Trars.Fundamentals. E82-A, 11. 2338-2346 (1999)
-
[Publications] Q.Zhu,Y.Matsunaga,J.Kimura,K.Watanabe: "Multi-level Logic Simplification using Satisfiavility Don't Cares"Proc.6th Conf.On Asia Pacific chip Design Language. 127-131 (1999)
-
[Publications] K.Nakamura,S.Marura,S.Kimura,K.Watanabe: "Multi-Clock Path Aralysis Using Propositional Satistiavility"Multi-Clock Path Aralysis Using Propositional Satistiavility. 81-86 (2000)
