1999 Fiscal Year Annual Research Report
エネルギー回復型低消費電力プロセッサーアーキテクチャの開発
| Project/Area Number |
11558035
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Research Institution | Fukuoka University |
|---|
Principal Investigator |
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
小野寺 秀俊 京都大学, 工学研究科, 教授 (80160927)
鶴田 直之 福岡大学, 工学部, 講師 (60227478)
末次 正 福岡大学, 工学部, 助教授 (60279255)
|
|---|
| Keywords | 動画像圧縮 / 動き補償 / プロセッサアレー / アーキテクチャ / 低消費電力 / 集積回路 / 設計手法 |
|---|
| Research Abstract |
平成11年度の計画は概ね予定通りに行なわれた.
1.到達目標の設定.
消費電力回復に対してアーキテクチャ手法により可能となる諸特性の改善度を定量的に検討し、到達目標を明確にした。更に、可逆的演算用命令セット、プロセッサの構成、回路設計手法、設計最適化の各段階に対する要求仕様を明確化した。
2.可逆的命令セットアーキテクチャの開発.
ここでは、まず、可逆的演算を行なうための命令セット、代表的な命令毎に明示的にオペランド表示、演算操作方式、メモリアクセス方式、制御法、などを検討した。更に、データ管理とデータの圧縮技術及びメモリーアドレッシング手法に関する研究を行なった。また、命令セットアーキテクチャは、C言語で記述し,調書記載のワークステーション上でその評価を行った。
3.回路設計手法の開発.
ここでは、断熱的荷電回復回路技術(SRCL)を用いて、ハードウエア要素の回路設計手法を検討した。
|
-
[Publications] V.Moshnyaga: "Techniques for Bit-Width Truncation in Video Processing Hardware"Proceedings of Int.Workshop on Power,Timing Optimization and Simulation of Integrated Circuits. 240-248 (1999)
-
[Publications] V.Mosynyaga: "An MSB Truncation Scheme for Low Power Video Processors"Proceedings of IEEE Int.Symp on Circuits and Systems. Vol.4. 291-294 (1999)
-
[Publications] 新江 裕之、V.Mosynyaga: "カルノー図を用いた断熱論理回路の設計手法"平成11年度電気関係学会九州支部連合大会論文集. 1413. 747-748 (1999)
-
[Publications] 末次正、久保田宏一、森本貴美夫、野見山鉄一: "2重共振回路を用いたスイッチング電源の解析"電子情報通信学会電子通信エネルギー技術研究会. 29-34 (1999)
