• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2000 Fiscal Year Annual Research Report

ディープサブミクロン高集積高性能VLSIレイアウト自動設計システムの開発

Research Project

Project/Area Number 12555097
Research InstitutionThe University of Tokyo

Principal Investigator

小出 哲士  東京大学, 大規模集積システム設計教育研究センター, 助教授 (30243596)

Co-Investigator(Kenkyū-buntansha) 北川 章夫  東京大学, 大規模集積システム設計教育研究センター, 助教授 (10214785)
若林 真一  広島大学, 工学部, 助教授 (50210860)
Keywordsディープサブミクロン / VLSI / ULSI / レイアウト設計 / フロアプランニング / 配置・配線設計 / 遺伝的アルゴリズム / パフォーマンスドリブン
Research Abstract

本研究では,ディープサブミクロン(DSM)ULSIチップのレイアウト自動設計(フロアプラン・配置設計,配線設計)に注目し,DSM ULSIチップの実用化と共に顕著になってきた,従来手法では対処できない問題を解決した新しいレイアウト自動設計手法を確立し,実際にレイアウト自動設計システムを開発して,それを用いて実際にテストチップを設計・試作することにより提案手法の有効性を検証することを目的とする.本年度は以下の3つの事項に関して,研究を行った.
1.ディープサブミクロンULSIのデバイスモデル化
DSM ULSIのデバイスプロセスに関して,相変化不揮発性メモリを具体例にとり,その特性をモデル化し,レイアウト設計での評価用モデル開発に関する検討を行った.
2.パフォーマンスドリブンフロアプランアルゴリズムの開発
DSM ULSIビルディングブロックレイアウトに対して,適応的遺伝的アルゴリズムに基づくフロアプランニングアルゴリズムを開発し,計算機上に実装し評価を行った.更に,配線幅調整,バッファ挿入を考慮した概略配線を考慮しながら,フロアプランを求めるアルゴリズムを開発・実装し,実際の大規模なデータに対して適用し,その有効性を確認した.提案アルゴリズムにより,従来では時間がかかっていたフロアプランニングにおいて,一回の実行でタイミング違反はほとんどないレイアウトを得ることが可能になった.
3.パフォーマンスドリブン配線アルゴリズムの開発
配線幅調整とバッファ挿入を考慮したスタイナ木を生成する遺伝的アルゴリズムを提案した.提案アルゴリズムでは,それぞれの染色体がスタイナ木のトポロジを表し,適応度評価において,木のトポロジを配線幅調整とバッファ挿入を考慮した実際のスタイナ木のレイアウトに変換する.このアルゴリズムに基づく概略配線プログラムを開発し,計算機上に実現して有効性の検証を行った.

  • Research Products

    (6 results)

All Other

All Publications (6 results)

  • [Publications] 中矢真吾,若林真一,小出哲士: "バッファ挿入を考慮した概略配線とフロアプランを同時に求めるフロアプランニング手法"電子情報通信学会コンピュータシステム研究会技術研究報告. CPSY2000-64. 29-34 (2000)

  • [Publications] S.Nakaya,T.Koide,S.Wakabayashi: "An adaptive genetic algorithm for VLSI floorplanning based on sequence-pair"Proc.of IEEE International Symposium on Circuits and Systems. Vol.III. 65-68 (2000)

  • [Publications] 中矢真吾,若林真一,小出哲士: "概略配線,バッファ挿入,タイミング制約を考慮したフロアプランニング手法"情報処理学会 第61回(平成12年後期)全国大会 講演論文集. Vol.1. I-107-I-108 (2000)

  • [Publications] S.Wakabayashi: "A genetic algorithm for generating a set of rectilinerar Steiner trees in VLSI interconnect layout"Proc.of International Conference on Chip Design Automation 2000. 243-248 (2000)

  • [Publications] 若林真一,大佐古昌和: "遺伝的アルゴリズムに基づく配線幅調整とバッファ挿入を考慮したスタイナ木生成"情報処理学会DAシンポジウム2000. 49-54 (2000)

  • [Publications] K.Nakayama,K.Kojima,F.Hayakawa,Y.Imai,A.Kitagawa,and M.Suzuki: "Submicron Nonvolatile Memory Cell Based on Reversible Phase Transition in Chalcogenide Glasses"Jpn.J.Appl.Phys.. Vol.39,No.11. 6157-6161 (2000)

URL: 

Published: 2002-04-03   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi