2016 Fiscal Year Annual Research Report
Low-Power High-Speed Table Lookup Processing in Routers
| Project/Area Number |
16H06798
|
|---|
| Research Institution | The University of Electro-Communications |
|---|
Principal Investigator |
八巻 隼人 電気通信大学, 大学院情報理工学研究科, 助教 (20782197)
|
|---|
| Project Period (FY) |
2016-08-26 – 2018-03-31
|
| Keywords | パケット処理 / ライン置換方式 / キャッシュ予測 |
|---|
| Outline of Annual Research Achievements |
平成28年度においては，特に研究計画に記載した“初期参照ミス削減手法の検討”に注力した．提案キャッシュ機構において最も多大なミスの発生要因となっているのが初期参照ミスであり（全体の40%程度），既存研究においてはこの種類のミスを削減できていないことから，本テーマに取り組む優先度が高いと判断した．
より具体的な取り組み内容としては，通信の応答フローと，そのフローに対する処理結果を予測し，あらかじめキャッシュに保存しておくResponse Prediction Cache(RPC)を実装し，11種の実ネットワークのトレースを用いたシミュレーションにおいてその効果を測定した．これにより，平均で10.7%，最大で50.6%のミスが削減可能であることを示した．更に，一部のネットワークや，通信の方向（上りか下りか）によってはRPCによるミス削減効果が得られないことから，事前のオフライン学習においてRPC適用の有無を判断するAdaptive-RPC(A-RPC)を提案した．A-RPCを適用することで，1,000パケット程度を用いた学習により，RPC適用の有無を概ね正しく判断できることを明らかにした．最終的にこれらの手法を適用することで，提案キャッシュ機構のスループットを12.8%，消費電力を8.60%改善できることを示した．これまでのルータにおけるパケット処理がパケット到着後に行われるパケットドリブンな処理であったにもかかわらず，本研究は，パケット到着前に予測して処理するという革新的な手法を提案しており，またその予測が実ネットワークにおいて有効であるという結果を示せていることから，今後のインターネット通信処理において有意義な研究成果であると言える．
これらの成果は2回の国内研究会，1回の国際会議で発表されている．また，平成29年度の12月にも国際会議で発表予定である．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
平成28年度の目標として，提案キャッシュ機構におけるキャッシュヒット率向上を掲げており，研究計画に挙げた初期参照ミスの削減手法と，ライン置換方式の検討により，ミスを大幅に削減できたことから，研究はおおむね順調に進展していると判断した．一方で，平成28年度の研究計画に記した“アプリケーション指向なキャッシュ制御手法”に関しては，手つかずの状態である．しかしながら，これは今後更にキャッシュミスを削減できる可能性と方策があることを示しており，問題はないと申請者は判断している．
結果として，研究計画に基づいた研究進捗状況としては“初期参照ミスの削減”の達成により50%程度だが，その改善案の検討およびその他のミス削減手法の提案により，研究自体の進捗状況はおおむね順調に進展していると判断できる．
|
| Strategy for Future Research Activity |
平成29年度に実施する予定の研究テーマとして，研究テーマ(C)“最適なキャッシュ配置の検討”と研究テーマ(D)“FPGAを用いたハードウェアシミュレーション”がある．また，平成28年度に実施できていない研究テーマとして，研究テーマ(A)“アプリケーション指向なキャッシュ制御手法の検討”が残っている．平成29年度は，(A)と(C)に関して主に取り組む予定である．(D)に関しては，FPGAおよびハードウェア実装を専門とする研究者と議論した際に，提案機構は近年のハイエンドなキャッシュメモリを用いる都合上，廉価なFPGAに実装したところで意味のある評価ができないとの結論に達した．一方で，FPGAへの実装ではなく，ハードウェア記述言語を用いてシミュレーションすることで，回路規模や消費電力，動作周波数に関しては十分に評価できるため，(A)と(C)の実施後に時間的な余裕がある場合に，これを実施し評価する予定である．
|
